Best Available Copy

PCT/JP 2004/017735

日本国特許庁 JAPAN PATENT OFFICE

03.12.2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年12月 2日

出 願 番 号 Application Number: 特願2003-403547

[ST. 10/C]:

[JP2003-403547]

出 願 人
Applicant(s):

東芝松下ディスプレイテクノロジー株式会社

特許庁長官 Commissioner, Japan Patent Office

2005年 1月20日

1)1

17





【書類名】 特許願 【整理番号】 MRB03Y011

【提出日】平成15年12月 2日【あて先】特許庁長官殿【国際特許分類】G09G 3/12G09G 3/14

H05B 33/00

【発明者】

【住所又は居所】 東京都港区港南四丁目1番8号 東芝松下ディスプレイテクノロ

ジー株式会社内

【氏名】 柘植 仁志

【特許出願人】

【識別番号】 302020207

【氏名又は名称】 東芝松下ディスプレイテクノロジー株式会社

【代理人】

【識別番号】 100092794

【弁理士】

【氏名又は名称】 松田 正道 【電話番号】 06-6397-2840

【手数料の表示】

【予納台帳番号】 009896 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 0206870



【書類名】特許請求の範囲

【請求項1】

表示パネルへ所望の階調に対応する電流を出力するための映像信号入力と、

前記映像信号入力に同期して送信されるプリチャージフラグ入力と、

前記映像信号入力に対応して電流を出力する第1の電流源群と、

前記第1の電流源群とは異なる第2の電流源群と、

電圧源とを具備する電流出力型半導体回路であって、

前記プリチャージフラグの値により、前記映像信号に対応した電流を出力する直前に前記映像信号入力とは無関係に電流もしくは電圧を出力ができるように、前記プリチャージフラグの値に応じて、1水平走査期間内で、前記第1の電流源群が出力される前に、前記第2の電流源群もしくは前記電圧源群が出力される期間を持たせられるようにした電流出力型駆動用半導体回路。



【書類名】明細書

【発明の名称】電流出力型駆動用半導体回路

【技術分野】

[0001]

本発明は、有機電界発光素子など、電流量により階調表示を行う表示装置に用いる電流 出力を行う電流出力型半導体回路に関する。

【背景技術】

[0002]

有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置として期待されている。

[0003]

一般的な有機発光素子の素子構造の断面図を図4に示す。有機層42が陰極41及び陽極43により挟まれた構成となっている。これに直流電源44を接続すると、陽極43から正孔が、陰極41から電子が有機層42に注入される。注入された正孔及び電子は有機層42内を電源44により形成された電界により対極に移動する。移動途中において電子と正孔が有機層42内で再結合し、励起子を生成する。励起子のエネルギーが失活する過程において発光が観測される。発光色は励起子の持つエネルギーにより異なり、およそ有機層42の持つエネルギーバンドギャップの値に対応したエネルギーの波長を持つ光となる。

[0004]

有機層内で発生した光を外部に取り出すため、電極のうち少なくとも一方は可視光領域で透明な材料が用いられる。陰極には、有機層への電子注入を容易にするため仕事関数の低い材料が用いられる。例えば、アルミニウム、マグネシウム、カルシウムなどである。耐久性、さらなる低仕事関数化のためにこれらの合金や、アルミリチウム合金といった材料が用いられることがある。

[0005]

一方陽極は正孔注入の容易性からイオン化ポテンシャルの大きいものを用いる。また陰極が透明性を持たないため、こちらの電極に透明性材料を用いることが多い。そのため一般的には、ITO (Indium Tin Oxide)、金、インジウム亜鉛酸化物 (IZO) などが用いられる。

[0006]

近年では低分子材料を用いた有機発光素子において、発光効率を高めるため、有機層 4 2 を複数の層で構成することがある。これにより、各層で、キャリア注入、発光領域へのキャリア移動、所望の波長を持つ光の発光の機能を分担することが可能となり、それぞれに効率のよい材料を用いることで、より効率の高い有機発光素子を作成することが可能となる。

[0007]

このようにして形成された有機発光素子は、図5 (a) に示すように輝度は電流に対して比例し、図5 (b) に示すように電圧に対しては非線形な関係となる。それゆえ階調制御を行うには、電流値により制御を行う方がよい。

[0008]

アクティブマトリクス型の場合、電圧駆動方式と電流駆動方式の2通りがある。

[0009]

電圧駆動方式は電圧出力型のソースドライバを用い、画素内部において電圧を電流に変換し、変換した電流を有機発光素子に供給する方法である。

[0010]

この方法では画素毎に設けられたトランジスタにより電圧電流変換を行うことから、このトランジスタの特性ばらつきに応じて、出力電流にばらつきが発生し、輝度むらが生じる問題がある。

[0011]



電流駆動方式は電流出力型のソースドライバを用い、画素内部では1水平走査期間出力 された電流値を保持する機能のみを持たせ、ソースドライバと同じ電流値を有機発光素子 に供給する方法である。

[0012]

電流駆動方式の例を図6に示す。図6の方式は画素回路にカレントコピア方式を用いた ものである。

[0013]

図7に図6の画素67の動作時の回路を示す。

[0014]

画素が選択されたときには図7 (a) に示すようにその行のゲート信号線61 a はスイ ッチを導通状態とするように、61bは非導通状態となるようにゲートドライバ35から 信号が出力される。このときの画素回路の様子を図7(a)に示す。このときソースドラ イバ36に引き込まれる電流であるソース信号線60に流れる電流は点線71で示した経 路を流れる。よってトランジスタ62にはソース信号線60に流れる電流と同一電流が流 れる。すると節点72の電位はトランジスタ62の電流電圧特性に応じた電位となる。

[0015]

次に非選択状態となるとゲート信号線 6 1 により図7 (b) に示すような回路となる。 EL電源線64から有機発光素子63に73で示す点線の経路で電流が流れる。この電流 は節点72の電位とトランジスタ62の電流電圧特性により決まる。

[0016]

図7(a)と(b)において節点72の電位は変化しない。従って同一トランジスタ6 2に流れるドレイン電流は図7 (a)と(b)において同一となる。これによりソース信 号線60に流れる電流値と同じ値の電流が有機発光素子63に流れる。トランジスタ62 の電流電圧特性にばらつきがあっても原理上電流71と73の値には影響がなく、トラン ジスタの特性ばらつきの影響のない均一な表示を実現できる。

[0017]

従って、均一な表示を得るためには電流駆動方式を用いる必要があり、そのためにはソ ースドライバ36は電流出力型のドライバICでなければならない。

[0018]階調に応じた電流値を出力する電流ドライバICの出力段の例を図10に示す。表示階 調データ54に対し、デジタルアナログ変換部106によりアナログの電流出力を104 より行う。アナログデジタル変換部は、複数個(少なくとも階調データ54のビット数) の階調表示用電流源103とスイッチ108及び、1つあたりの階調表示用電流源103 が流す電流値を規定する共通ゲート線107から構成される。

[0019]

図10では3ビットの入力105に対しアナログ電流を出力する。ビットの重みに応じ た数の電流源103を電流出力104に接続するかをスイッチ108により選択すること で、例えばデータ1の場合は、電流源103が1つ分の電流、データ7の場合は7つ分の 電流といったように階調に応じた電流が出力できる。この構成をドライバの出力数に応じ た数だけ106を並べることで電流出力型ドライバが実現可能である。トランジスタ10 3の温度特性を補償するため共通ゲート線107の電圧は分配用ミラートランジスタ10 2により決められる。トランジスタ102と電流源群103はカレントミラー構成となり 、基準電流89の値に応じて1階調あたりの電流が決められる。この構成により、階調に より出力電流が変化し、かつ1階調あたりの電流は基準電流により決まる。

[0020]

有機発光素子を用いた表示装置の例を図21から図23にしめす。図21はテレビ、図 22はデジタルカメラもしくはデジタルビデオカメラ、図23は携帯情報端末を示してい る。有機発光素子は応答速度が速いため動画を表示する機会の多いこれらの表示装置にふ さわしい表示パネルである(たとえば、特許文献 1 参照)。

【特許文献1】特開2001-147659号公報



【発明が解決しようとする課題】

[0021]

近年携帯情報端末においても多色化が進み、6万5千色もしくは22万色表示が主流と なってきている。ドライバICの入力信号がRGBデジタルインターフェースの場合16 ビットもしくは18ビット必要となる。従って入力信号線数が16から18本データの転 送のみで必要となる。他にもシフトレジスタの動作用信号や、各種レジスタの設定などの ために信号線が必要となる。

[0022]

そのため配線数が多くなり、例えば図3のように、表示パネル33に対し、コントロー ルIC31からソースドライバIC36間の配線が多くなる。そのため、フレキシブル基 板32が大きくなったり、多層基板を用いるなどコストが高くなる問題がある。

【課題を解決するための手段】

[0023]

本発明は上記の課題に鑑みてなされたものであり、第1の本発明は、表示パネルへ所望 の階調に対応する電流を出力するための映像信号入力と、

前記映像信号入力に同期して送信されるプリチャージフラグ入力と、

前記映像信号入力に対応して電流を出力する第1の電流源群と、

前記第1の電流源群とは異なる第2の電流源群と、

電圧源とを具備する電流出力型半導体回路であって、

前記プリチャージフラグの値により、前記映像信号に対応した電流を出力する直前に前 記映像信号入力とは無関係に電流もしくは電圧を出力ができるように、前記プリチャージ フラグの値に応じて、1水平走査期間内で、前記第1の電流源群が出力される前に、前記 第2の電流源群もしくは前記電圧源群が出力される期間を持たせられるようにした電流出 力型駆動用半導体回路である。

[0024]

また、1階調あたりの電流値を設定する基準電流生成部と、

各階調に対応する電流を供給する階調基準電流生成部と、

映像信号を階調に応じた電流量に変換するデジタルーアナログ変換部と、

前記デジタルーアナログ変換部を動作させるかどうかを制御するチップイネーブル信号 生成部と、

各出力に映像信号に対応する電流を分配するためのシフトレジスタと、

分配された電流を1水平走査期間の間保持するための電流保持手段とを具備し、

前記電流保持手段が、2つのカレントコピア回路からなることを特徴とする電流出力型 半導体回路も、本発明に含まれる。

【発明の効果】

[0025]

以上のような発明を用いることで、低階調部と高階調部で異なるトランジスタのチャネ ルサイズを用いた電流源で構成されたドライバICにおいて、チャネルサイズ比のずれな どによる階調反転、並びにトランジスタばらつきによる隣接階調間階調反転を、嵩上げ用 電流源を用い最上位ビットに対応する電流値を増加させることで階調反転を防止した。ま た端子毎に嵩上げ用電流源を接続するしないをレーザー加工などにより選択できる構成に したことで階調反転による不良を低減し、歩留まりをあげる効果が得られた。

【発明を実施するための最良の形態】

[0026]

以下本発明の実施例について、図面を参照しながら説明を行う。

[0027]

本発明における電流出力型ソースドライバIC36の構成を図2に示す。出力数は単に 1出力あたりに必要なシフトレジスタ21及びラッチ部22、電流出力段23、プリチャ ージ電圧印加判定部56、電流出力/プリチャージ電圧選択部25の数を出力数の増減に



応じて、増減させることで実現可能であるため、任意の出力数に対応可能である(ただし 、出力数が増加するとチップサイズが大きくなりすぎることと、汎用性がなくなるため6 00程度くらいが実用上最大である)。

本発明のドライバIC36の映像信号は制御IC28から信号線12及び13により入 [0028] 力される。これを分配部27により映像信号及び各種設定信号を振り分け、映像信号のみ をシフトレジスタ部21に入力する。シフトレジスタ部21及び2つのラッチ部22によ り各出力端子に分配する。分配された映像信号は電流出力段23に入力される。電流出力 段23では、映像信号と基準電流生成部26により生成された基準電流から、階調に応じ た電流値を出力する。ラッチ部のうちプリチャージ判定信号データは、プリチャージ電圧 印加判定部56に入力される。一方プリチャージ電圧印加判定部56では、ラッチ部22 によりラッチされたプリチャージ判定信号と、プリチャージパルス52により、プリチャ ージ電源24から供給される電圧を出力53に出力するかどうかのスイッチを制御する信 号を生成する。これによりプリチャージ電圧印加判定部56の出力信号に応じてドライバ IC36の外部に階調に応じた電流を出すか、プリチャージ電源24から供給される電圧 を供給するか選択する電流出力/プリチャージ電圧選択部25を介してドライバIC36 外部に電流もしくは電圧が出力される。

[0029]

プリチャージ電源24から出力される電圧は、表示パネルに黒を表示するために必要な 電圧値となる。このプリチャージ電圧を印加する方法はアクティブマトリクス型表示装置 に電流出力に応じて階調表示を行うためのドライバIC36特有の構成である。

[0030]

例えば図6に示す画素構成のアクティブマトリクス型表示装置において、ソース信号線 からある画素に所定電流値を書き込む場合について考える。プリチャージを行わない場合 、つまりプリチャージ回路がない場合、ソースドライバIC36の出力段から画素までの 電流経路に関係する回路を抜き出した回路は図12(a)のようになる。

[0031]

階調に応じた電流ⅠがドライバⅠC36内から、電流源122という形で引き込み電流 として流れる。この電流はソース信号線60を通じて、画素67内部に取り込まれる。取 り込まれた電流は駆動トランジスタ62を流れる。つまり、選択された画素67において E L 電源線 6 4 から駆動トランジスタ 6 2、ソース信号線 6 0 を介して、ソースドライバ IC36に電流Ⅰが流れる。

映像信号が変化して電流源122の電流値が変化すると、駆動トランジスタ62及びソ ース信号線60に流れる電流も変化する。そのときソース信号線の電圧は駆動トランジス タ62の電流-電圧特性に応じて変化する。駆動トランジスタ62の電流電圧特性が図1 2 (b) である場合、例えば電流源122が流す電流値がI2からI1に変化したとする と、ソース信号線の電圧はV2からV1に変化することになる。この電圧の変化は電流源 122の電流によっておこる。

ソース信号線60には浮遊容量121が存在する。V2からV1までソース信号線電圧 を変化させるにはこの浮遊容量の電荷を引き抜く必要がある。この引き抜きにかかる時間 Δ Tは、 Δ Q(浮遊容量の電荷)= I (ソース信号線に流れる電流)imes Δ T = C (浮遊容 量値)imes Δ Vとなる。ここで Δ V(白表示時から黒表示時間の信号線振幅)は5 [V]、 C=10pF、I=10nAとすると、 Δ T=50ミリ秒必要となる。これはQCIF+ サイズ(画素数176×220)を60Hzのフレーム周波数で駆動させるときの、1水 平走査期間(75μ秒)よりもながくなるため、仮に、白表示画素の下の画素に黒表示を 行おうとすると、ソース信号線電流が変化途中に画素に電流を書き込むためのスイッチト ランジスタ66a、66bが閉じてしまうため、中間調が画素にメモリーされることによ り白と黒の中間の輝度で画素が光ってしまうことを意味する。



[0034]

階調が低くなるほどⅠの値が小さくなるため、浮遊容量121の電荷を引き抜きにくく なるため、所定輝度に変化する前の信号が画素内部に書き込まれてしまうという問題は、 低階調表示ほど顕著に現れる。極端にいうと黒表示時は電流源122の電流は0であり、 電流を流さずに浮遊容量121の電荷を引き抜くことは不可能である。

[0035]

そこで、電流源122にくらべてインピーダンスの低い電圧源を用意し、必要に応じて ソース信号線60に印加する構成をとることにした。この電圧源が図2のプリチャージ電 源24に相当し、印加できるための機構が25である。

[0036]

1つのソース信号線60に対する概略回路を図13に示す。電圧発生部24から供給さ れる電圧をソース信号線60に印加することで、浮遊容量121の電荷を充放電できるよ うにした。電圧発生部24から供給される電圧は、図12(b)の特性に応じて各階調電 流に対応した電圧を供給できるようにしてもよいが、電圧発生回路にもデータ54に応じ たデジタルアナログ変換部が必要となるため回路規模が大きくなること、画素ごとに駆動 トランジスタ62は特性ばらつきをもっているため同一階調電流に対し、対応する電圧が 異なる。そのためデジタルアナログ変換部を設けて階調に応じた電圧を出しても、所定電 流がかきこまれる訳でなく、そのあと所定電流まで電流源106により補正する必要があ る。このようなことから、実用上は電圧発生部24で発生する電圧は最も電流値の書き込 みが難しい黒階調に対応した電圧のみ発生することが費用(チップ面積)対効果の面で十 分であるといえる。

[0037]

従って、電圧発生部24から発生する電圧は1つでよく、データによって、電圧を出力 するかどうかの判定を行い、スイッチ131の制御さえすればよくなる。つまり、ある映 像信号に対応する電流出力を行う前に、電圧源24を印加するかどうかを判別する1ビッ トの信号線(プリチャージ判定信号)を用意する。

[0038] スイッチ251及び252の1水平走査期間内での動作タイミングを図15に示す。水 平走査期間のはじめに、浮遊容量121の電荷をリセットするため電圧発生部24からの プリチャージ電圧を印加する。(期間151)電圧により電荷をリセットすることからこ の期間は短くても目的を達するため最大 2 μ 秒程度あればよい。次に期間 1 5 2 では、ス イッチ132のみを導通状態とし、階調に応じた電流を画素67に供給する。なお期間1 52により所定の電流値を書き込む動作は遅いのでなるべく期間152を長くとる必要が あり、期間151は最大1水平走査期間の10%程度にしておく必要がある。

[0039]


このように電圧発生部24の出力期間を制御する必要があることから、プリチャージ印 加期間151を示すプリチャージパルス52を入力し、プリチャージ判定信号と併せて、 スイッチ131を制御する。このため、印加判定部56が設けられている。

[0040]

電圧発生部24から出力される電圧値が、黒階調時の電流に対応した電圧(以降黒電圧 という)のみとしたことから、例えば、階調データ54が連続した複数の水平走査期間に わたって白の階調を表示するとした場合、ソース信号線は黒、白、黒、白状態を繰り返す ことになる。もし、プリチャージを行わない場合、白状態が連続して発生することになる 。つまりプリチャージを行うことによりかえって、信号線の変化を激しくすることになる 上、白表示時の電流によっては、白になりきらず書き込み電流不足を生じるおそれがある

[0041]

そこで、プリチャージ判定信号を用いて、電流が比較的たくさん流れる階調ではプリチ ャージを行わず、黒階調付近の所定電流に変化しにくい階調のみプリチャージ電源24の アシストを受けるようにすればよい。例えば階調 0 (黒) の時のみプリチャージ電圧を入



例えば、図17(a)に示すように、階調データ54が0の時にのみプリチャージ判定 信号55をたてることで、階調0時のみプリチャージを行うことができる。

また、階調データ54が0、1の時にプリチャージ判定信号55をたてれば、階調0、 1の時にプリチャージを行うことができる(図17(b))。

ところで、全画面が黒表示といったソース信号線の変化がないパターンにおいては、1 [0044] フレームのはじめのみプリチャージ電圧を印加すれば、あとは黒電流のみでも十分所定の 階調が流れる。

[0045]

つまり同じ黒表示時においても、前の水平走査期間でソース信号線に流した電流値によ って、電流のみで所定電流値まで変化する時間が異なり、変化量が大きくなるほど、変化 に時間がかかる。例えば白表示後の黒表示をするには時間がかかるが、黒表示後に黒表示 を行う場合では信号線は駆動トランジスタ62のばらつき分のみの変化となるため変化に 要する時間は短い。

そこで、階調データ54に同期して、プリチャージ電圧を印加するかどうかを判定する [0046]信号(プリチャージ判定信号55)を色ごとに導入することで、任意の階調で、もしくは 同一階調でもプリチャージありなしを選択できるような構成を導入することも可能である

[0047] 階調データ54に対し、プリチャージ判定信号55を付加する。これに伴い、ラッチ部 22もプリチャージ判定信号をラッチする必要があるため、映像信号ビット数+1ビット のラッチ部を持つようにする。

図17(c)では階調0のときでかつ、前期間での階調が0でないときにプリチャージ を入れた場合(階調0の時にプリチャージするが、連続する場合には階調0でもプリチャ -ジを行わない)を示している。

この方法では、前の方法と異なり同一階調でも、1水平走査期間前のソース信号線の状 [0049] 態に応じてプリチャージをしたりしなかったりを選択できる利点がある。

なお、このプリチャージ判定信号は制御IC28から供給される。制御IC28のコマ ンド操作により図17(a)から(c)に示したようにプリチャージ判定信号55のパタ ーンを変更させて出力することができる。

ソース信号線の容量や、1水平走査期間の長さに応じて、ソースドライバIC36外部 から柔軟にプリチャージの設定を変更させることが可能であり、汎用性がますという利点 がある。

表示素子として用いる有機発光素子においては、発光色ごとに素子構成が異なり、キャ リア注入効率、キャリア移動度、蛍光体の量子効率などが異なってくるため、発光開始電 流が、発光色ごとに異なる可能性がある。例を図14の141から143に示す。緑色は I1以上、青色は I2以上、赤色は I3以上の電流を流すと発光する。すると画素 67の 駆動トランジスタ62のばらつきがないと仮定しても、図12(b)のように黒電圧が表 示色ごとにV1からV3と異なってくる。低電流になるほど所定電流に変わるまでの時間



がかかることから、1つの電源でプリチャージ電圧を設定しようとすると、V1の電圧を すべての素子に印加することになる。このようにすれば、黒表示時にぼやっと光る黒浮き はなくなるが、次に白を表示しようとしたときに、プリチャージが無いときに比べ、赤表 示画素では(V3-V1)の電圧分これまでより余分に変化させる必要がある。そのため 次に白表示を行う際に、電圧変化分が大きくなる分白まで変化しにくくなる問題が発生す る。

[0053]

そこで、プリチャージ電源24を表示色ごとに別に設けることとした。ブロック図を図 16に示す。ここでRは赤色、Gは緑色、Bは青色発光素子への出力として説明を行う(なお、赤緑青の3原色でなくてもシアン、イエロー、マゼンダの3色でも構わない)。

[0054]

電圧発生部24の出力を3つ設け、出力161はRのソース信号線へ出力を行い、16 2はG、163はBへ出力する。このとき161の出力電圧は画素67の駆動トランジス タ62がI3の電流を流すときのソース信号線60の電圧とほぼ等しい電圧を出力するよ うに設定する。162、163もそれぞれI1、I2の電流が画素トランジスタ62に流 れるときのソース信号線60電圧とほぼ等しい値を出力すればよい。これによって、表示 色ごとに適正な電圧値を画素に直接印加することができる。

[0055]

従って、電流出力時に変化させるソース信号線電位は少なくてすむため、より短い時間 で所定の電流値に変化させることが可能であり、書き込み不足がおきにくい構成となる。

[0056]

図8は基準電流発生回路を示した図である。基準電流は図10で示した出力段の構成に おいて、1階調あたりの電流値を規定するものである。

[0057]

図8において基準電流89は節点80の電位と、抵抗素子81の抵抗値により決まる。

[0058]

さらに節点80の電位は電圧調節部85により、制御データ88により変化させること が可能である。

[0059]

電流出力を行うための階調表示用電流源103のトランジスタサイズによっては端子ご との出力電流ばらつきが発生する。トランジスタサイズ(チャネル面積)と出力電流ばら つきの関係を図11に示す。基準電流のばらつきを考慮に入れ、チップ内、チップ間の隣 接端子間のばらつきを1%以内にする必要があることから図11における出力電流のばら つき (出力段での電流ばらつき) は 0.5%以下にすることが望ましく、103のトラン ジスタサイズは30平方ミクロン以上あることがよい。

[0060]

なお、チップ間での、基準電流対ある階調出力電流の比のばらつきをおさえるためには 、分配用ミラートランジスタ102と、階調表示用電流源103は同一サイズ、同一レイ アウトで設計することが望ましい。トランジスタの数の増減により上記の面積比を実現す ることがよい。これにより、複数のドライバIC36を並べて使用する表示装置でも、基 準電流に対する出力電流の比のチップ間ばらつきが小さくなるためブロックむらのない表 示が実現できる。

[0061]

以上の方法においては、基準電流を生成するための基準電流発生部のうち抵抗素子81 がドライバIC36外付けの部品で形成されることが多い。これは、抵抗素子81の値が ばらつくと基準電流89がばらつくため、チップごとで異なる1階調あたりの電流を出力 することになってしまう。そこで、極力ばらつきをおさえるためにばらつきが小さいチッ プ抵抗を用いることが多い。

[0062]

しかし、実装部品点数の削減及びアレー上配線引き回しを簡略化するためには、抵抗素 出証特2004-3123021



子の内蔵化が必要である。本発明ではこの抵抗素子81を内蔵した場合においても、基準 電流89のばらつきが小さくなる構成を考案した。

[0063]

図9は、抵抗81をドライバIC36に内蔵したときの基準電流発生部の構成を示した もので、このドライバIC36を2つ用いた場合の外部配線の関係を示したものを図19 に示す。

[0064]

抵抗素子81については2パーツに分割(11a、11b)する。

[0065]

2つの抵抗素子間の接続を工夫することにより、異なるチップ間での基準電流89のば らつきを小さくすることができる。

[0066]

2つのドライバIC36が接する場合、電流源の構成は図19に示した2つの電流源の 構成のようになる。外部配線92により2つ必要な抵抗素子81のうち一方を異なるIC 36から取り込むようにした。

[0067]

抵抗素子81は隣り合うIC36の両方から1つずつ持ってきている。36aのドライ バICの基準電流89aは、抵抗81cと81bの和から決められ、36bのドライバI Cの基準電流89bは、抵抗81aと81dの和から決められる。80a及び80bの電 圧は、図8に示すように、抵抗84により基準電圧86が分圧された電圧が供給される。 基準電圧86はドライバIC36に共通に入力すればばらつきがないし、さらに分圧電圧 は84の抵抗分割比により決められるため、チップ間のばらつきは小さくできるため、節 点80のばらつきは小さい。

[0068]

従って、基準電流89aと89bの間のずれは、抵抗素子81のずれにより発生する。 抵抗素子81aから81dの抵抗値をRa、Rb、Rc、Rdとし、抵抗両端にかかる電 圧をVdとする。

[0069]

89aの電流はVd/(Rc+Rb)となり、89bの電流はVd/(Ra+Rd)と なる。

[0070]

IC36内部で抵抗を作成するには、拡散抵抗とポリシリコン抵抗がある。よりばらつ きの少ない抵抗を作成するには、ポリシリコン抵抗を用いるほうがよく、チップ間及びロ ット間を含めるとおよそ5%程度のばらつきである。しかし、同一チップ内に近接して2 つの抵抗素子81を作成した場合、抵抗値のばらつきは0.1%程度となる。よって図1 9に示す抵抗素子81cと81d間(RcとRd)、11aと11b間(RaとRb)の ばらつきは0.1%に抑えられる。従って、89aと89b間でのばらつきの要因となる (Rc+Rb) と (Ra+Rd) 間のばらつきは、0.1の2乗平均である0.14%と なる。

[0071]

このように、電流値を決める抵抗を隣接する2つのチップから相互にとることで、チッ プ間及びロット間ばらつきとは無関係となり、5%程度ばらつきのあるポリシリコン抵抗 でも実用可能となる。よって、内蔵抵抗、ブロックむらのできないドライバIC36が実 現可能である。

[0072]

このように図9に示した構成の定電流源を用いると、実装部品を削減することができる ため、コストが削減可能である利点があり好ましい構成である。

[0073]

さて、有機発光素子を用いた表示パネルでは、点灯画素にのみ電流がながれ、非点灯画 素には電流が流れない。従って全画面白表示時に最大、全画面黒表示時に最小電流が流れ



る。

[0074]

表示パネルに電流を供給する電源回路は、最大電流が流せるような容量を持たせる必要 がでてくる。しかし、最大電流を流すような画面表示となることはきわめて少ない。この きわめて少ない機会しか発生しない最大電流のために、大きな容量の電源回路を設けるこ とは無駄が大きい。また消費電力を下げるためにも最大電流をなるべく小さくする必要が ある。

[0075]

そこで、最大電流を下げる方法として、白表示画素が全体の6割以上ある場合、全画素 の輝度を2~3%程度低下させる。これによると、最大電流が2~3%低下し、ピーク時 の電力が下がる。

[0076]

この方法を実現させるには、1階調あたりの電流を決める基準電流生成部26から発生 する基準電流89の値を2~3%程度変化させれば実現できる。

[0077]

そのために、表示パターンに応じて制御データ88の値を変え節点80の電圧を変える ことで、基準電流89を変える。

[0078]

このように、表示パターンに応じて制御データの値を変えるには表示パターンを判別し 、判別結果により制御データを変えるという制御をする必要がある。そのためこの判別は 通常制御IC28により行われる。

[0079]

このため、制御IC28からソースドライバIC36へ入力される信号線の数は映像信 号線の他、電子ボリュームの制御データ線数だけある。そのため両ICの入出力端子が増 加する。電子ボリュームの制御が6ビット、映像信号線が18ビット(各色6ビット)の 場合、24本端子が必要となる。

[0080]

さらにプリチャージ電源24が内蔵されている場合、プリチャージ電源24の出力電圧 を設定するレジスタが存在する。プリチャージ電圧は表示パネルのTFT特性及び、有機 発光素子のしきい値電圧により決まるため、異なるパネル毎に異なる電圧値を設定する必 要があり、少なくとも1回外部から設定する必要がある。1回の設定のために外部入力端 子を設けるのは非効率である。

[0081]

入出力信号線数を減らすことはチップ面積縮小、外部の配線引き回しの簡略化に有効で ある。

[0082]

そこで本発明では、データ線とアドレス線を制御ICとソースドライバIC間に接続し 、映像信号と各種設定用信号を高速にシリアル転送させるようにして信号線数を減らすこ とにした。映像信号も、赤緑青の3源色をシリアル転送する。

[0083]

図1にデータ線とアドレス線のタイミングチャートを示す。スタートパルス16が入力 された後、1行分の画素データがデータ線12より転送される。その後制御用のデータが 転送される。例えば電子ボリュームの設定値などである。データ線12に流れているデー タが何であるか判別するために、アドレス13がデータ線12のデータに同期して転送さ れる。この例では、アドレス線13のデータが0のとき赤色データ、1のとき緑色データ 、2のとき青色データとなる。4以上の値はコマンドデータである。

[0084]

シリアル転送されてきたデータを分配するため分配部27のプロック図を図18に示す 。分配部は映像信号では2段の、その他のコマンドデータでは1段のレジスタもしくはラ ッチ回路で構成される。



1段目のレジスタもしくはラッチ回路182により、必要なデータのみを取り込み、映 像信号11に対しては、次のシフトレジスタ部21のキャリーパルスが長くできるよう3 色の信号のタイミングを調整している。これにより図1に示すような映像データ11が取 り出される。このデータがシフトレジスタ部21により各出力に分配される。

[0086]

これにより入力信号線数の少ないソースドライバIC36が実現できた。

[0087]

ここまでは画素 6 7 の用いられるトランジスタが p 型のトランジスタの時の例を示した が、n型トランジスタを用いても同様に実現可能である。

[0088]

図20はカレントミラー型の画素構成を n型トランジスタで形成したときの1画素分の 回路である。電流が流れる向きが逆になり、それに伴って電源電圧が変わる。従ってソー ス信号線205を流れる電流はソースドライバIC36から画素67に向かって流れる必 要がある。出力段の構成はドライバIC外部に電流を吐き出すようp型トランジスタのカ レントミラー構成となる。基準電流の向きも同様に反転する必要がある。

[0089]

このように画素に用いるトランジスタが p 、 n 両方において適用することが可能である

[0090]

図24は8ビット入力に対し、256段階に出力電流を出力するための電流出力段23 を示したものである。下位 2 ビットの信号線に対しては、"I"の電流が流れる電流源が ビットの重みに応じて用意され、上位6ビットの信号線に対しては、"4 I" ("I"の 4倍)の電流が流れる電流源をビットの重みに応じて用意する。これにより、階調0のと き最低電流である0の電流が流れ、階調255のとき最大電流である255 Iの電流が流 れる。1階調あたりIだけ電流が異なる。

[0091]

電流源をトランジスタで構成するとなると、"Ⅰ"の電流源のみで構成する場合、トラ ンジスタは255個必要となる。一方図24の構成では"Ⅰ"の電流源トランジスタが3 "4 I"の電流源トランジスタが63個必要となる。"4 I"用のトランジスタは" I"のトランジスタに比べチャネル幅がおよそ4倍である。従ってトランジスタのチャネ ル面積だけ見ると"I"のみでも"I"と"4 I"のトランジスタを併用した場合でも同 一面積が必要である。しかし、トランジスタを形成すると、チャネル領域の他、ゲート、 ソース、ドレイン各電極のコンタクト部が必要となる。これらはトランジスタ1つに付き 1つずつ必要である。従って、トランジスタチャネル総面積が等しくなる 2 つの方法にお いて、トランジスタ数が少ない分、"4 I"と"I"を混ぜて出力する図 2 4 の方法の方 が少ない面積で出力段を形成可能となる。

[0092]

図24の構成をトランジスタで実現したときの例を図25に示す。入力映像信号データ D [7:0] に対して、D [0] とD [1] 間、D [2] からD [7] 間では、ビット毎 の重みを出力に接続されるトランジスタの個数を変化することで表現し、下位2ビットと 上位4ビット間の重み付けはトランジスタのチャネル幅によりきめた。トランジスタ25 1と252では、252の方がチャネル幅がおよそ4倍となるように設計する。ただし、 チャネル幅の比と出力電流の比がぴったり一致するわけではないため、3.3倍から4. 7倍の間でシミュレーションや実装データを元に、トランジスタのチャネル幅の割合を決 定することでより階調性の高い出力段を構成できる。

[0093]

このように下位ビットと上位ビットで異なるサイズのトランジスタを電流源として用い ることで、トランジスタ個数の削減によりコンタクト部の面積が少なくなることでより小 さい出力段を構成することが可能である。



出力電流は各ビットに接続された電流源トランジスタの数により決まり、1つのトラン ジスタに流れる電流量を個数分積み重ねるような形で、出力電流を変化させる。図24及 び図25の8ビット出力の場合、階調と出力電流特性は図26のようになる。(なお紙面 の関係上、下位64階調のみを図示)上位6ビットのトランジスタにより262の領域で 示される電流が出力され、下位2ビットのトランジスタにより261の領域で示される電 流が出力される。262の電流はトランジスタの個数の違いにより電流値を変えているた め、刻み幅のばらつきは1%以下にできる。出力電流の大部分は262の部分であるため 、261の部分の電流に多少ばらつきが生じても階調のリニアリティに影響を与えない。 また261の刻み幅が所定の値に比べ増減しても、4階調に1回のみ刻み幅が異なる部分 がでるだけで、262と261の出力電流に対する割合を考慮すると実用上は問題ない。 262の電流割合が小さくなる低階調領域では、人間の目の特性上輝度差を認識しにくく 、刻み幅のばらつきは更に目立たなくなるため、問題ない。

[0095]

もっとも近接間のばらつきが見えやすくなる中間調(8ビット表示の場合階調128付 近) のときにばらつきが1%以下である必要がある。そのためには図11の関係から出力 に用いるトランジスタ1つが70平方ミクロン以上であればよい。階調128のときはト ランジスタ252のみを使用するため、252のみが70平方ミクロン以上の面積を持て ばよい。階調127のときは、トランジスタ252により階調124分の電流を、トラン ジスタ251により階調3分の電流を出力する。トランジスタ251による電流は全体の 2%程度であるため、仮にトランジスタ251による電流が3%程度ばらついても、全体 では1%以内に納めることが可能である。トランジスタ252のチャネル面積が70平方 ミクロンであるならば、251は252に対し4分の1の電流を流すことから、チャネル 長を等しく設計すると、チャネル幅を4分の1とする。するとこの場合面積は17平方ミ クロンである。図11の関係から、トランジスタ251のばらつきは2%程度(3 σをと ると)となるため、全体として階調127のときでも隣接間ばらつきを1%以内に納める ことが可能である。

[0096]

なお、128より階調数が増加すると出力されるトランジスタ252の数が増加するた め、更にばらつきが小さくなるためばらつきによるたて筋は発生しない。

電流出力段23を図24のように、各ビットに対応した電流源を用意し、入力データに 応じて、各電流源の値を積み重ねることで電流出力を得る方式では、上位ビットに用いら れる電流源にくらべ、下位ビットに用いられる電流源の出力ばらつきが大きくても表示可 能であるという利点がある。

[0098]

下位ビットのみで出力を行う低階調領域においては人間の視覚特性から、ばらつきが大 きくても表示むらを観測しにくく、最もばらつきが見えやすい中間調領域では、上位ビッ ト側電流源からの出力が出力電流の大部分を占めるため、下位ビット側電流源が全出力電 流にしめる割合が数%となり、仮に下位ビット側の電流源が3%ばらついても全体で1% 以内を実現できるという利点がある。


[0099]

高階調領域では図25の構成をとると、出力に用いられるトランジスタ数が増加するた め、更にばらつきが小さくなるため、表示に問題がでない。

[0100]

以上のことから、各ビットに対応して電流源を構成する方式において、上位Nビットと 下位Mビットで異なるサイズのトランジスタを用いて電流出力を行う場合、最もばらつき に対して厳しい条件となる、(中間調-1階調)表示時のばらつきが1%以下となるよう に設計すればよい。

[0101]



[0102]

この式をまとめると、ばらつきの式は($1+2^{\,\left(\,\mathrm{M}\,\middle/\,\,2\,\,-\,\,\mathrm{N}\,\,\right)}$) $\, imes\,\mathrm{p}\,$ で表わされる。従 って、(N+M)ビット出力を持つ電流出力型半導体回路において、(1+2 (M/2- $^{
m N\,}$) imes $_{
m p}$ が $_{
m 1\,}$ %以内となるような $_{
m M}$ の値をとれば、表示むらのない電流出力型半導体回 路が作成可能である。このときとりうる最大のMの値がMの最大値で、最小値は1である

[0103]

よって、8ビット出力において、図24のように、N=6、M=2のドライバ以外にも 、図27のようにN=7、M=1のドライバ構成もとりうることが可能である。

[0104]

以上の説明においてはモノクロ出力のドライバとして説明を行ったが、マルチカラー出 力のドライバにも適用可能である。表示色数倍同一回路を用意すればよい。例えば、赤、 緑、青の3色出力の場合、3つの同一回路を同一IC内にいれ、それぞれを赤用、緑用、 青用として使用すればよい。

[0105]

以上の発明においてトランジスタはMOSトランジスタとして説明を行ったがMISト ランジスタやバイポーラトランジスタでも同様に適用可能である。

[0106]

またトランジスタは結晶シリコン、低温ポリシリコン、高温ポリシリコン、アモルファ スシリコン、ガリウム砒素化合物などどの材質でも本発明を適用可能である。

[0107]

図28は、表示領域のうち上半分(領域281)を白表示、下半分(領域283)を低 階調表示(例えば階調1)とした場合の図面である。このとき走査方向は図面の上から下 方向とする。

[0108]

領域281から283の境目において、図12で説明したとおりソース信号線の電位が 浮遊容量121により素早く変化できないことから図2及び図13において、階調に基づ いた電流出力を行う電流出力段54の他にプリチャージ電源24を設け、変化に時間がか かる黒表示時にプリチャージ電圧によりソース信号線電位を黒にすばやく変化させる方法 を用いたことを利用して、境目の(ア)で示した行(282)で、プリチャージ電圧24 を出力するようにしたところ、図28に示すように、階調1表示を行う領域283の中で 一番上の行のみが階調1よりも低い輝度で表示される問題がでた。

[0109]

これは、階調1では電流値が小さいため、変化量の小さい階調0相当の電圧から階調1 までの電圧変化でも時間がかかることを示す。この現象は特に、ソース信号線容量が大き くなる大型パネルにおいて、顕著に現れる。

[0110]

そこで、図29に示すように、プリチャージ電圧印加判定部56の代わりにプリチャー ジパターン制御部292を設けた。

[0111]

プリチャージパターン制御部292は、階調データ54及び、同期信号により出力を変 化させ、例えば、階調0が入力された場合でも、フレームによってプリチャージ電源24 を電流出力104に出力させたりさせなかったりするようなことを可能とした。

[0112]

例えば3フレーム中2フレームではプリチャージを行い、1フレームではプリチャージ。



をしないといったことが可能となり、図28の表示例ではプリチャージを行ったフレーム では、階調0と1の間の表示が、行わないフレームでは白と黒の中間レベルが表示される ようになる。この場合フレームレートコントロールと同じように282の行ではプリチャ ージを行った時の輝度2フレーム分と行わなかった時の輝度の1フレーム分を足して3フ レームで割った値が1フレームあたりの輝度として表示されることとなる。

[0113]

プリチャージありのときとなしのときでの輝度差によるフリッカを防ぐためにフレーム 毎、同一フレーム内でプリチャージありの黒表示画素302とプリチャージなしの黒表示 画素303を分散して配置した。このときのパターンを図30に示す。

[0114]

さらに3フレーム以外でも2フレーム間でも任意のフレーム間でもよい。図31には2 フレームでプリチャージありなしを制御した場合の例を示す。この場合黒表示画素の輝度 はプリチャージを行った時の輝度と行わなかった時の輝度の平均となる。

[0115]

これにより、同じ黒表示画素でも図30と図31では輝度が異なる。このことを利用し て、表示階調毎にプリチャージを行うフレームの割合を変化させることで所定の輝度に近 い表示を行えるようにした。

[0116]

図32にその一例を示す。一般にプリチャージを行う割合を多くすればするほど黒にな ることから、低階調ほどプリチャージを挿入する割合を増加させる。例えば階調0では、 全てのフレームにおいてプリチャージを行い、階調1では3フレームの内2回行い、階調 2では2フレームの内1回行う。このようにすることで、プリチャージの回数により階調 特性に近い輝度の関係を出すことが可能である。

[0117]

更に階調性をよくするためには、図33に示すように、プリチャージ用電源24を複数 個用意する方法がある。24aの出力電圧をV1、24bの出力電圧をV3とする。(こ こでV1>V3) 2種類の電源を用意すると、V1のみを印加する場合、V1とV3を交 互に印加する場合、V3のみを印加する場合の3通りあるため、2種類の電源により数フ レームで平均すると3通りのプリチャージ電圧を発生させることが可能となる。

[0118]

図34に階調に応じてプリチャージ電圧の印加パターンを変えた一例を示す。

[0119]

図10で示したような、電流出力部が引き込み型の電流源で構成された場合、画素の構 成は図6もしくは図44のようにp型のトランジスタで構成される。画素回路にソースド ライバからの電流を供給するときの等価回路を図12に示す。(必要な回路構成のみを示 している。そのため、図6でも図44でも等価的には図12の回路構成となる)駆動トラ ンジスタ62のドレインーゲート間電圧とドレイン電流特性を図12 (b) に示す。これ をゲート電位対ドレイン電流特性に書き直したものが図35となる。階調0の時には電流 I 1が流れるように設定され、階調 1.の時には V 1 と V 3 の平均である V 2 の電圧がかか っているように見えるため、I2の電流が流れるのと等価となる。また階調2ではV3に 対応した I 3 の電流が流れる。このようにすることで、プリチャージ電源 2 4 のみでも I 1から I 3のように、階調に応じた電流値を流すことが可能である。また、プリチャージ を印加後には階調に応じた電流を流す期間があるため、所定の電流値に対してずれがあっ ても所定の電流に変化させることが可能である。(プリチャージ電圧は図35の関係を用 いて、所定電流に対応した電圧を印加するようにするため、実際にずれがあるとすると、 駆動トランジスタ62のプロセスばらつきによるものである。これは低階調領域では数 n A~十数 n A程度であるため、十分電流変化させることは可能である)。

[0120]

このように複数の電圧源を用意し、フレーム毎に印加する電圧値を変化させる方法を組 み合わせると、少ない電圧数で所定の電流値に対応した電圧値を数多く出せることから、



小さい回路規模でより階調性のよい表示を実現させることが可能となる利点がある。

[0121]

また、図33では更に、高電流領域(=高階調領域)で、十分電流が書き込めなくなる 場合を想定して、嵩上げ用電流源331を用意し、所定電流+嵩上げ電流により、浮遊容 量の電荷の充放電を早くする方法も併用することが可能である。

[0122]

プリチャージパターン制御部292の入力を階調データではなく、プリチャージ判定信 号を入力することにより、最も所定の輝度になりにくい、白表示の下の行のみフレーム毎 に印加する電圧を変えてソース信号線に出力し、低階調表示の下の行では、電圧をソース 信号線に出力しないといったことも可能となる。

[0123]

図36は、プリチャージ電圧を3種類用意した例である。フレーム毎で印加する電圧値 を変化させない場合は、3種類の電圧しか出力できないが、フレーム毎に異なる電圧を出 力するようにすると、平均値として3種類よりも多い電圧値を出力することが可能となる

[0124]

例えば偶数フレームと奇数フレームで同一もしくは異なる電圧を出力するようにすると 、図37に示すように6種類の電圧印加パターンが実現できる。このようにフレーム毎に 異なる電圧も印加できるようにすることで少ない電源で多くの電圧値を出力できる利点が ある。この例では2フレーム間の平均で電圧を異ならせているが、3フレーム以上でも適 応可能である。フレームレートコントロールによる階調表示と同様フレーム数を多くする とフリッカが発生しやすくなるため多くても3フレーム程度が望ましい。

[0125]

更に電圧値を多くするにはプリチャージ用電源24を多くする方法もあるが、電圧数だ けスイッチ131も必要となる。特にスイッチは各ソースラインに電源数だけ必要となる ため、大きな面積をしめることになる。

[0126]

これは、各ソースラインにおいてデジタルデータ(階調データ)をアナログ値(プリチ ャージ電圧)に変換するため、ソースライン毎にデジタルアナログ変換部が必要になるた めに、出力電圧数が増えるほど回路規模が大きくなる。

[0127]

そこで図38に示すようにデジタルアナログ変換部381は、半導体回路で1つのみ用 意し、シリアル転送されてきたデータをアナログ電圧に変換し、その後、各ソース信号線 に分配するようにする。そのためにデジタルアナログ変換部の出力382を分配部及びホ ールド部383に入力し各ソース信号線に、階調データに基づいたアナログ電圧を分配し 供給する。

[0128]


一方階調に応じた電流を出力する方法は図2と同様に、階調データ386をシフトレジ スタ及びラッチ部384で各ソース線に分配し、各ソース線にある電流出力段23により 階調に応じた電流を出力するようにしている。

[0129]

電流もしくは電圧のいずれかを出力するかを決める部分として電流電圧選択部385を ソース信号線への出力の直前に配置した。プリチャージ判定信号383によりプリチャー ジ電圧印加判定部56により、電流電圧選択部385を切り替え、電流を出力するか、電 圧を出力するか、電圧出力後電流を出力するかのいずれかを決める。

[0130]

これにより、デジタルアナログ変換部381が階調数に応じたアナログ出力段階数を持 てば、階調に応じた電圧を出力することが可能となり、ある行が選択されている期間(水 平走査期間に相当する)において、まず電圧によりほぼ所定の値までソース信号線電流を 変化させ、その後、各画素のトランジスタのばらつきによる電流値のずれを電流出力によ



[0131]

電流により所定電流値にまで変化させるには、特に低階調部において水平走査期間以上 の時間がかかることが多いが、電圧により変化させる方法はほぼ1μ秒で変化を完了させ ることが可能な上、電流による補正はわずかであるため、電圧印加後電流を流す方法では 水平走査期間内に所定電流まで電流を変化させることが容易となる利点がある。

[0.132]

特に白表示時に比べ黒表示時では、 t=C imes V / I の式からソース信号線に流れる電流 値が少ないため、ソース信号線の浮遊容量に蓄積された電荷を所定階調に対応した電荷量 まで充放電するのに時間がかかる(t は変化に要する時間、C はソース信号線の容量、V はソース信号線電圧、Ⅰはソース信号線に流れる電流)。

[0133]

一方で、電流 I が多く流れる白表示時では、 1 水平走査期間内に所定の電流まで変化さ せることが可能である(例えば $I=2~\mu$ A、 V=5~V、 C=1~0~p F の時 $t=2~5~\mu$ 秒。 QVGAのパネルをフレーム周波数60Hzで動作させたとき水平走査期間は約65μ秒 であり、十分変化可能である)。

[0134]

この場合、デジタルアナログ変換部381のダイナミックレンジ及び分解能を低下させ ることが可能となる。

[0135]

例えば256階調表示が可能な駆動用半導体回路において、上位128階調では電流の みで十分所定の電流値に変化できるなら、電圧を出力するのは下位128階調分でよい。 従ってデジタルアナログ変換部381は7ビットの分解能であればよく、128種の電圧 が出力できればよい。階調データ386が上位128階調のうちの1つであるときには、 電圧出力を行わないように、プリチャージ判定信号383を入力する。これにより電流電 圧選択部385は必ず電流のみを出力するようになる。デジタルアナログ変換部381の 出力信号は駆動用半導体回路の外部に出力されないため、どのような値であっても良い。 最も簡単な方法としては入力階調データ386の上位1ビットを無視して、下位7ビット の値に対応した電圧を出力しておいてよい。

[0136]


階調データ386が0から127階調の間である場合には、プリチャージ判定信号38 3により、電流電圧選択部385を制御して、デジタルアナログ変換部381からのアナ ログ電圧を駆動用半導体回路外部に出力する期間を設ける。

[0137]

これによりデジタルアナログ変換部の分解能を小さくした回路が形成できる。またソー ス信号線の電圧は一般に図6のようなp型トランジスタを用いたカレントコピアや図44 のようなカレントミラーの画素構成の場合、黒表示時が最も電圧が高く、白表示になるに 従って電圧が低下していく。黒から白の範囲での電圧変化幅に比べ、黒から中間調の範囲 での電圧変化幅の方が小さくなる。従って、0から127階調の時のみ電圧を出力するよ うな構成とした場合は、出力電圧のダイナミックレンジを小さくすることが可能となる。

[0138]

電圧と電流を一水平走査期間内に順に出力する場合は図45のような構成とする。ここ でプリチャージパルス451は、一水平走査期間のうちどの期間まで電圧を出力するかを 決める信号である。またプリチャージ印加判定部56の回路構成の一例を図46に示す。 また、電流のみを出力する場合、電圧のみを出力する場合、電圧出力後電流を出力する場 合における入力信号波形を図47に示す。ここでプリチャージ判定信号383は2ビット の信号線とした。これは、プリチャージを行うかどうか(電圧を印加するかどうか)の判 定と、プリチャージを行う場合、水平走査期間のはじめのみ行いその後電流を出力する場 合と、全てプリチャージ電圧出力を行う場合の判定を行う必要があるため、区別に必要な 最低ビット数として2ビット用意している。ここでは説明上、プリチャージを行うかどう



かの判定を最上位ビット (383a)、電圧を印加する期間を判定する信号を最下位ビッ ト (383b) とする。

[0139]

入力階調データが、高階調データであるときに、プリチャージを行わなくとも所定電流 値まで信号線が変化できるときは、1水平走査期間内で電流のみを出力するようにする。 図47の471の期間がこれに相当する。このとき、プリチャージ判定信号383aをロ ーレベルとすれば、図46の構成から、電流電圧選択部386は常に電流出力を選択する 。これにより、電流のみが出力される。

[0140]

一方、低階調データで、電流出力では、所定電流値までソース信号線が充分に変化でき ない場合、プリチャージ電圧を出力する必要がある。このときは、プリチャージ判定信号 383aをハイレベルとする。図46の構成から、プリチャージパルス461とプリチャ ージ判定信号383bにより、電流電圧選択部386の動作が変化する。

[0141]

電流により所定電流値までソース信号線の状態がほとんど変化できないような低階調部 (特に電流が0となる階調0)においては、プリチャージ電圧により階調を表示する。そ のため、電流出力期間が必要ないため、472の期間で示すように、常に電圧が出力され るようにする。このためには図46の回路構成の場合、プリチャージ判定信号の最下位ビ ットをハイレベルとして、プリチャージパルス451の状態に関わらず電圧を出力するよ うにする。

[0142]

一方、中間調付近の表示のように、電圧により所定電流値に近い状態までソース信号線 の状態を変化させれば、電流により所定電流値まで変化できる場合、まず水平走査期間の はじめに電圧出力を行うことで所定電流値近傍までソース信号線の状態を変化させる。そ の後所定電流値までの変化を電流により行う。このときの電圧印加期間と電流出力期間の 割合を決める信号がプリチャージパルス451で、プリチャージ判定信号383bをロー レベルにすることによりプリチャージパルス451の状態によって、電圧出力するか電流 出力するか判定を行うようにした。

[0143]

図45、46の構成例、及び図47のような波形入力により、電流により階調表示を行 うことも、電圧により階調表示を行うことも、電圧でまず所定階調近傍まで信号線状態を 変化させてから電流による階調表示を行うことも可能なソースドライバICを実現できた

[0144]

一般にソースドライバICを使うパネルのサイズの違い(ソース線の浮遊容量が異なる) や、走査方向の画素数の違い(水平走査期間が異なる)により、電流変化のしやすさが 異なる。

[0145]

本構成のドライバICを用いるとプリチャージパルス451をソースドライバIC外部 から入力するようにすれば、プリチャージ判定信号383及び階調データ386は図2に 示すように、外部信号入力となることからパネルにあわせて、電流、電圧、両方を利用し て階調表示の3通りを行う階調範囲を任意に設定できるという利点がある。階調範囲の設 定は図2のように外部に形成されたコントロールICで制御することができる。またコン トロールICの動作をコマンド入力により変化させられる場合は、コマンド入力により調 整可能となる。なお、コントロールICは図2のようにソースドライバICの外部に構成 される場合の他、液晶用ソースドライバの一部に見られるように、ソースドライバICと コントロールICを同一チップに一体化して形成しても構わない。このときは一体化され たICのコマンド入力により階調範囲を調整できるようにしておけばよい。

[0146]

以上の発明により、低階調部において、ソース信号線に流れる電流が小さいことから所



定時間(水平走査期間)内に電流が所定値に変化できないために、白表示を行った次の行 の画素の輝度が所定値よりも高くなるという問題をプリチャージ電圧入力により解決した

[0147]

例えば図39に示すような黒表示画面内に1行の白表示領域がある画像において、プリ チャージを行わない場合、図39(A)の392aに示す白表示領域391aの下の行で は黒表示とならず、ぼやっと点灯した状態となってしまっていたが、392の行でプリチ ャージを行うことにより、図39(B)に示すように、392bの行においても黒表示が 実現できた。

[0148]

一方で、プリチャージ電圧の種類を少なくし高階調表示に対応した電圧値をなくし高階 調部では電流のみにより階調表示を行うようにした場合ときには次のような問題が発生す る。

[0149]

図40に示すような、白画面の中に1行の黒表示領域(401)を表示したパターンに おいて、図40(B)に示すように401の行でプリチャージを行って黒表示を実現した 場合、プリチャージを行った次の行(402)の白表示の輝度が他の白表示の輝度よりも 低下する(402b)という問題がパネルの垂直解像度、サイズ、白表示時の電流値によ って発生する。

[0150]

これは、電流値が変化するのに必要な時間 t が t = C × V / I で表され、パネルの垂直 解像度が増加すると、水平走査期間が短くなるため、必要な時間 t に対し許容される時間 Tの範囲が小さくなることで、t>Tとなることで所定輝度まで変化せずに、画素に電流 が書き込まれてしまうこと、パネルサイズが増加すると、ソース信号線の容量が大きくな るため、tが長くなること、白表示時に必要な電流値が低下すると、tが長くなることに よって、所定電流まで変化しきれなくなることから、白表示時でも所定輝度にならないと いう問題が発生する。

[0151]

とくに図40の場合、402の行と402の下の領域である403の領域で本来同じ輝 度であることから、この2つの領域で輝度が異なると、輝度ムラとして観測されてしまう 。一方で黒表示行401の輝度が黒表示に比べ高かったとしても1行のみの表示であるた め、ムラとはならず表示品位への影響は小さい。

[0152]

一方、図39の場合では、黒表示部において392の行と393の領域で輝度が異なる と輝度ムラとして観測されるが、白表示行391の輝度がプリチャージありなしで異なっ たとしても、白表示部はこの行しかないため、ムラとして観測されない。

[0153]


この2つの画像において、図39の表示パターンの場合プリチャージを行った方が良い が、図40の表示パターンにおいてはプリチャージを行わない方がよいという結果が得ら れる。

[0154]

つまり白表示部が多く黒表示部が少ない画面においてはプリチャージにより発生しやす くなる輝度ムラを防ぐために、黒表示画素においてもプリチャージを行わず、黒表示部が 多い画面においては、所定の電流にならないことによる黒輝度の上昇(黒浮き現象と呼ぶ) による表示品位の低下の方が、白輝度が所定輝度とならない問題に比べ目立つため、プ リチャージを行った方がよい。

[0155]

なおこの問題は、図38や図45に示すような構成によって、各階調に対応したプリチ ャージ電圧が用意され、全階調に対し所定電流値までの変化が早くなる構成においては発 生しない。しかし、回路規模を小さくするためプリチャージ電圧の種類を少なくした構成



[0156]

パネルの点灯率によってプリチャージを行うかどうか、プリチャージを行う階調数を変 える。

[0157]

パネルの点灯率は1フレーム間全ての輝度データを加算することにより算出可能である 。この方法で得た点灯率の値により、点灯率が高い場合プリチャージを行わないもしくは プリチャージを行う階調の種類を削減する(例えば階調0のみ)ようにし、点灯率が低 い場合にはプリチャージを行うようにすることで、低階調表示の画素の輝度を忠実に表示 できるようにできる。

[0158]

なおこの方法では実際にプリチャージを行う画面と、点灯率を表示した画面では 1 フレ ーム異なる。計算した画面は1フレーム前の画面となる。静止画を表示した場合にはこの 2フレーム間でも点灯率は変化しないため、表示に支障はない。一方で動画を表示した場 合は1フレーム間では極端に点灯率が変化することは少なくプリチャージによる図39、 40のような弊害は起きにくい。急激に変化するフレームが連続した場合には、表示パタ ーンが1/60秒ごとに変化しており、各表示パターンで図40(B)のような現象が起 きたとしても、人間の目では視認できない。

[0159]

それゆえ、1フレーム前の画像を元にした点灯率データを用いて、点灯率によりプリチ ャージを行う階調及びプリチャージを行うフレームの割合を変化させることは図39及び 図40の双方のパターンでの表示ムラを防ぐために有効である。なお、表示モジュールの 中でフレームメモリを用いて1フレーム間データを蓄積するようなブロックがあれば、蓄 積時に点灯率を計算し、読み出されたときにこの点灯率データを付与することで、当該フ レームの点灯率を用いてプリチャージを印加するパターンを変化させることができるよう になるため、1フレーム前のデータである必要はない。フレームメモリなどの蓄積手段が ないときに、1フレーム前のデータを用いる構成とし、点灯率計算のための記憶手段を省 ける構成としている。

[0160]

点灯率に応じてプリチャージを行うパターンを変える例としては、点灯率が10%以下 の場合には全階調の下から2分の1の階調でプリチャージ電圧を印加し、(ここで印加す るとは図47に示す、電圧のみ出力の他、電圧出力後電流出力を行う。両方を含める)1 0%を超えて40%以下の場合には全階調のうち下から8分の1の階調でプリチャージ電 圧を印加するようにし、点灯率が40%を超え60%以下の場合には階調0(黒表示)の 場合にのみプリチャージ電圧を印加し、60%を超える場合にはプリチャージを行わない とする。これにより少ないプリチャージ電圧数であっても所定電流が書き込みにくい問題 から発生する表示ムラを低減することが可能である。

[0161]

図39の表示パターンにおいて黒表示部にプリチャージ電圧を印加することで、図39 (A) の392aに示す行で、黒浮きが発生するという問題を解決することができた。

[0162]

(図39 (B)) しかし黒表示部393全体にプリチャージ電圧を印加した場合、39 3の領域での画素の駆動トランジスタ62のしきい値電圧ばらつきにより、表示輝度にば らつきが発生するおそれがある。これは例えば画素の回路構成が図6に示すような構成で ある場合、選択行の画素では図7(a)に示す等価回路となる。プリチャージ電圧を出力 した場合、プリチャージ電圧と同一電圧が駆動トランジスタ62のゲート電極つまり節点 72に印加される。行によって駆動トランジスタ62のゲート電圧対ドレイン電流特性に ばらつきがあると、同一プリチャージ電圧が印加された行間で輝度にばらつきが発生する 。ばらつきを補償するためにその後電流を流すことでゲート電位をばらつきに応じて変化 させる方法をとることが多い。



低階調部では電流変化に要する時間が長くなるためなるべく電流を流す期間を長くした い。また、数行にわたり同一階調を表示する場合、同一階調を表示する行に対応する期間 でソース信号線の変化は、ばらつきを補償する分のみであるため変化量が小さい。例えば ソース信号線の状態が、白、黒、黒となる場合には白から黒になるときには変化量が大き く時間がかかるが、黒から黒へは変化量が小さいため、プリチャージを行わなくても変化 させることが可能である。

[0164]

· このことを利用して、1行前のデータを参照し1行前のデータと当該データの階調差が 大きい場合にのみプリチャージ電圧から電圧出力を行うようにする。前の例では、白から 黒に変化する場合にプリチャージを行い、黒から黒への変化時にはプリチャージを行わな いようにする。黒から黒へのばらつき補正に必要な変化の時間がプリチャージを行わない 分長くすることが可能であり、より補正の精度を高めることが可能となった。

[0165]

一般に電流値の変化は、黒から白状態の変化に比べ、白から黒状態に変化する方が難し い。1行前の画素の階調が中間調以上であるときに、当該画素の輝度が中間調以下となる 場合にプリチャージを行うようにすることが効果的である。

[0166]

1行前が中間調以下であれば、当該画素の輝度が中間調以下の場合でも変化量が少ない 分、所定階調を表示できる。

[0167]

一方で当該画素が中間調以上の場合は電流量が多いため、所定電流まで変化することが 容易となるため、1行前の画素によらずプリチャージは不要となる。ただし、解像度が高 い場合や、中間調でも電流量が少ない場合、パネルサイズが大きいなど変化しにくい場合 は、1行前の画素が中間調以下の場合にプリチャージを行っても良い。また、図33の嵩 上げ用電流源331を出力して、電流値を増加させることで変化に要する時間を短縮し、 所定電流にしやすくする方法でもよい。

[0168]

1フレーム間の中にどの行も選択されない垂直ブランキング期間が一般的に存在する。 このときソース信号線はスイッチングトランジスタによりどの画素からも切り離され、電 流の流れる経路がなくなる。ソースドライバICの電流出力段が図10のように構成され た場合、垂直ブランキング期間では電流出力104の先にはソース信号線しか接続されて おらず、階調表示用電流源103が電流をソース信号線から引き込もうとしても、電流経 路がないため引き込めない。

[0169]

階調表示用電流源103はそのため無理にでも電流を引き込もうとして電流源103を 構成するトランジスタのドレイン電圧を低下させる。ソース信号線の電位も同時に低下す る。

[0170]

垂直ブランキング期間が終了し、1行目の画素に電流を供給しようとするときにはソー ス信号線電位の低下が大きくなり、通常の白表示時に比べてもソース信号線電位が低下す る。(ここでソース信号線の電位は白表示時が最低で、黒表示時が最高電位となる。図6 もしくは図44の画素構成としたとき)そのため、階調に対応した電流値になるまでソー ス信号線の電位を変化させることが他の行に比べて難しくなる(必要な変化幅が大きい)

[0171]

ソース信号線電位の低下が大きい場合、白表示時に比べて更に電位が低下し、1行目に 白表示を行う場合でも変化に時間がかかる場合、所定輝度に比べて高い輝度で表示が行わ れてしまう。垂直プランキング期間終了後すぐに走査を行う行に関しては表示階調によら ず、プリチャージ電圧を出力することが望ましい。



そこで本発明では垂直同期信号を利用して、垂直ブランキング期間の次の行に相当する データに対応したプリチャージ判定信号では強制的にプリチャージを行うような信号とし て、1行目の輝度が他行の輝度と異なる問題を解決した。

[0173]

なお、ソース信号線の電位低下を少しでも和らげる方法として、垂直ブランキング期間 においては階調データ54に黒表示データを入力し、スイッチ108を非導通状態とする ことでソース信号線電位の低下を抑えてもよい。また、電流出力104とソース信号線の 間にスイッチを設け、垂直ブランキング期間ではそのスイッチを非導通状態とするように してもよい。このスイッチは電流電圧選択部385と兼用にしてもよく、スイッチの状態 が3値とれるようにして、電流出力、電圧出力、ソース信号線と切り離すというようにす れば、スイッチの構成数を減らすことが可能である。

[0174]

以上に示したプリチャージの方法を行うためのフローチャートを図41に示す。映像信 号と強制プリチャージ信号から強制プリチャージ信号が有効の場合、映像信号によらずプ リチャージ電圧を出力する。出力される電圧値は電圧数が複数ある場合には映像信号に応 じて変化させてもよい。ここで1行目に対応する映像信号が入力されているときのみ強制 プリチャージ信号を有効にすると、1行目のデータは映像信号によらずプリチャージを行 い、垂直ブランキング期間にソース信号線電圧が低下することによる電流が所定値まで変 化しにくくなる現象を回避することが可能となる。

[0175]

強制プリチャージ信号が無効の場合、次に入力映像信号の階調を判定する(412)。 小型パネルや解像度の低いパネルでは電流量が低階調部に比べて多い高階調領域では、所 定期間 (1水平走査期間) 内で電流のみで所定電流値まで変化させることが可能である。 そこで412において所定電流を書き込むことが可能な階調においてはプリチャージを行 わず、電流だけでは所定電流とならない階調ではプリチャージを行うような判定を行う。


[0176]

次にプリチャージが必要な特定階調以下の場合は413に進む。(ここで特定階調につ いては表示パネルにより異なるため外部コマンドにより特定階調を設定できることが好ま しい)1行前の映像信号の状態によりプリチャージするしないを判定する。これは、黒表 示後と白表示後に黒を表示する場合、黒表示後では電流のみで黒を表示可能であるが、白 表示後では黒までソース信号線が十分に変化できないことに対応するもので、ソース信号 線の変化量が多くなる場合にプリチャージを印加するようにする。412の過程で特定階 調以下の映像信号が入ってきたときに413が実行されるため、413においてプリチャ ージをするのは1行前のデータがある階調以上(ここで412と413で特定階調はそれ ぞれ別の値を設定できる)の時で、ある階調以下の場合にはプリチャージをしない。

[0177]

つぎに図39、40で示したように画面の点灯率によってプリチャージを行うかどうか を判定する(414)。図40に示したような点灯率が高い表示の場合、黒が所定階調と ならないよりも、白が所定階調とならない方が問題となることから点灯率が高い画面では 入力映像信号の階調によらずプリチャージをしないようにする。ここでプリチャージを行 うかどうかの境界となる点灯率の設定は外部コマンドにより変更できるようにして汎用性 の高い半導体回路とすることもよい。点灯率が低い場合にはプリチャージを行い415に 進む。ここで、点灯率が中程度の場合には複数のフレーム間で間欠的にプリチャージを行 い、低いときには必ずプリチャージを行うといったことを行う場合には414から415 への信号線ビット数を複数として、点灯率毎に415の動作を異ならせるといったことを 行っても良い。点灯率が徐々に変化する画面においてあるフレームに来たときに414で プリチャージするしないの判定が変わり画面の輝度が点灯率に対して急激に変化してしま ったときに発生するフリッカを防ぐことに有効である。

[0178]



[0179]

なお本説明では411から415のすべての過程を順に通してプリチャージをするかど うかを判定したが、必ずしも全ての過程がなくてもよい。

[0180]

プリチャージを行うかどうかの判定を行うほかに図34に示すような階調に応じてプリ チャージ電圧が異なるといった場合もある。FRCフラグを用いて行う場合、プリチャー ジするのを電圧V2印加、プリチャージしないを電圧V1印加というように読み替えて行 えば実現可能である。3値以上の場合にはFRCフラグのビット数を増やすことで実現で きる。

[0181]

本発明によるプリチャージの方法を実現する回路ブロックを図42に示す。映像信号4 10に対し各ブロックによる判定の結果としてプリチャージするかどうかの判定信号が4 17に出力される。映像信号410とほぼ同一タイミングで出力される判定信号417に より、ソースドライバ側でプリチャージを行うかどうかが決まる。シリアルパラレル変換 部427は必ず必要というわけではなく、図2の36で構成されたソースドライバICと 組み合わせて実現する際に、ソースドライバ36の入力インターフェースにあわせるため に必要なものである。

[0182]

映像信号410はプリチャージ判定部1(421)及びプリチャージ判定部2(423)、FRC挿入手段(424)に入力される。


[0183]

プリチャージ判定部1(421)は、図41の1行前データにより判定(413)を行 うためのブロックである。映像信号410と1行前階調設定信号428により、映像信号 410の値が1行前階調設定信号428より大きければプリチャージをせよという信号を 記憶手段422に出力し、小さければプリチャージしないという信号を記憶手段422に 出力する。記憶手段422において1垂直走査期間値を保持することにより、1行前のデ ータとなる。1垂直走査期間値を保持する必要があるため、記憶手段422は水平方向の 画素数分だけのビット数が必要である。このとき記憶手段422に蓄積されているデータ はプリチャージするもしくはしないのどちらかが記憶されている。

[0184]

なお、記憶手段422とプリチャージ判定部1(421)は順序が逆となっても良い。 つまり映像信号410を記憶手段422に1垂直走査期間保持することで、1行前のデー タとし、このデータからプリチャージ判定部1によりプリチャージを行うかどうかを決め ることも可能である。この方法では映像信号410を保持する必要があるため(映像信号 410のビット数)×(水平方向の画素数)分のビット数が必要となるため、回路規模削 減の点からは図42の構成が望ましい。ただし、プリチャージ以外の機能プロック部で1 行分の映像信号を蓄積することがある場合には、この機能プロック中の記憶手段422を 用いて行うことも可能であるため、421と422の順序が逆の場合でもよい。

[0185]



[0186]

プリチャージ判定部2(423)の出力に対し、1行前データ選択部400で階調によ りプリチャージをするか判断後に1行前データの判定結果である記憶手段422の出力を 参照し、階調によってプリチャージをするときにさらに1行前データによってするかどう かを判定する。

[0187]

この動作のために1行前データ選択部400は423出力と422出力の論理積をとる ようにする。階調データとして白データが入力された場合で、プリチャージ印加階調設定 信号429で中間調以下でのみプリチャージをするとすれば、423の出力は"L"レベ ルとなる ("L" レベルはプリチャージなしとする)。このとき1行前のデータがどうで あれ、400の出力は"L"レベルとなり図41の条件を満たす。

[0188]

一方黒データが入力され信号429が同じであるとすると423の出力は"H"レベル となり、400の出力は1行前データの判定結果である422の出力次第で変化する。1 行前階調設定信号428が中間調とした場合で、1行前のデータが白であれば421の出 力は "H" レベルで、記憶手段 4 2 2 から出力される信号も "H" レベルとなり、 4 0 0 の出力も "H"となる。1行前のデータが黒であれば、421の出力は "L"レベルとな り同様に考えると400の出力は"L"レベルとなる。

[0189]

つまり1行前データ参照部400の出力は、映像信号410がプリチャージ印加階調設 定信号429で示す階調以下で、1行前の映像信号410が1行前階調設定信号428で 示す階調以上の場合にのみプリチャージを行うことを示す"H"レベル信号を出力し、そ の他の場合にはプリチャージを行わないとなる。これにより図41の412及び413の 処理が実現した。

[0190]

なお、1行前のデータによらず入力映像信号によってプリチャージをするかどうかを判 定する場合(4 1 3 のステップをなくす場合)には記憶手段 4 2 2 の出力を常に"H"レ ベルとすればよく、例えば1行前階調設定信号428を0 (黒)と設定するか、1行前デ ータ参照部400において、1行前データ有効無効信号を入力し、この信号と422の出 力の論理和の出力を423の出力と論理積をとるという方法をとってもよい。

[0191]

これにより例えば全面黒表示の場合に、はじめの1行のみプリチャージを行うこと、全 画素でプリチャージを行うことのいずれのプリチャージの方法も実現可能となる。

[0192]

FRCレジスタ選択部424は映像信号410の階調によってFRCを行うかもしくは プリチャージを行うフレームの割合を選択するためのプロックである(図32の表を実現 するためのプロック)。

[0193]

FRC生成部425には、FRCレジスタ433からなる。クロック、水平走査信号、 垂直走査信号ごとにFRCレジスタ433をシフト処理することにより、フレーム毎にプ リチャージするかしないかを判定できるようになっている。

[0194]

FRCレジスタ433の動作を図43に示す。このFRCレジスタは3ビットからなり 、1が2個、0が1個からなっている。1の時にプリチャージあり0の時はプリチャージ なしの状態とする。またFRCレジスタ選択部424へは太線で囲んだビット(433c)の値を出力する。



初期状態では433aから433cの状態でレジスタ値が保管されている。これを映像 信号1データごとに1ビットシフト処理を行う。これを最終列のデータまで順に行うこと で3回に2回プリチャージありの信号が出力されるため、図49(A)の1行目のような プリチャージありなしパターンが形成される。

[0196]

2行目のはじめのデータは、1行目の1列目の状態のレジスタからシフト処理を行った ものを用いる。このときのシフト処理をラインシフト432と呼ぶ。この場合のラインシ フトの量は左に1である。なおこのシフト量は1でも2でも構わないがこの場合は1の例 で説明を行う。また便宜上左シフトの量で説明を行う。2行目のデータに対しても順に1 ビットシフト処理を行う。また3行目、4行目と順に行が変わる際には同様にラインシフ トを行う。このラインシフトの値は1フレーム内では全て同一値である。

[0197]

このようにして図49 (A) に示す1フレームでのプリチャージオンオフパターンが形 成される。

[0198]

フレームが変わる際には、前フレームの1行1列目のFRCレジスタの値からシフト処 理を行った値を1行1列目に用いる。このときのシフト量をフレームシフト431と定義 する。

[0199]

フレームシフトさせたレジスタを1行1列目のデータとし、1フレーム目と同様のシフ ト処理を行うことで、図49(B)のプリチャージパターンが形成される。さらに次のフ レームでも同様にフレームシフト431を行うと図49(C)のパターンとなる。さらに 次のフレームでフレームシフト処理を行うと、図43の第1行第1列目のFRCレジスタ 値となる。この走査を順に行う。

[0200]

図49に示した3フレーム間で各画素とも3フレームに2回プリチャージがかかるよう になる。またプリチャージがかかる画素のパターンを均一にすることでプリチャージのあ りなしによる輝度差が原因となるフリッカを低減することが可能となる。

[0201]

このことからFRCレジスタ433はプリチャージを行うフレームの割合を示しており 一般にNビットのFRCレジスタに対しM個の1がある場合、Nフレームの内Mフレーム でプリチャージを行うことを示している。

また図49では単色の表示装置におけるオンオフパターンを示した。カラーの表示装置 では一般に赤、緑、青の3原色の画素をあわせて1画素として表示を行っている。

映像信号410は一般的には赤、緑、青の3原色が同一タイミングで送られてくること が多く、色ごとに図42の処理が並列に行われる。

[0204]

全ての色に対し、同一FRCレジスタ出力を参照しても良いが、フリッカの低減のため には色ごとにFRCを行うパターンを変えることが好ましい。色ごとにFRCレジスタ4 33を用意することも可能であるが、回路規模が大きくなる。そこで、FRCレジスタ4 33のどのビットを出力するかを色ごとに変えることで、プリチャージパターンが変化す る。図43の例では赤が433cを参照するならば、緑は例えば433b、青は433c を参照するようにする。このときの緑、青の参照位置が赤とどれだけ異なるかをGシフト 、Bシフトとして表現し、1つ異なっていた緑ではGシフトが1、2つ異なっていた青で はBシフトが2ということになる。よって図42でFRCレジスタ433からFRCレジ スタ選択部424への信号線426は表示色数のビットで構成される。

[0205]



図42のFRCレジスタ1は図43のようなレジスタからなり、FRCレジスタ2は、 2 ビット中1 ビットが1で1ビットが0のレジスタからなる。この2つのレジスタを用い れば、3フレームに2回プリチャージをかける、2フレームに1回プリチャージをかける ことが可能となる。

[0206]

次にFRCレジスタ選択部424について説明する。FRCプリチャージ設定信号41 9は映像信号410の階調に対し、どの割合でプリチャージを行うのかを決める信号で、 例えば図32のような関係にするといった設定を行う信号である。419の信号によって は例えば、階調10以下では3フレーム中2回プリチャージを印加、10以上ではプリチ ャージしない、などの設定が可能となる。

[0207]

また図42には記載されていないが、全フレームでプリチャージをするや全フレームで プリチャージしないといった場合もある。このときは、FRCレジスタ433の出力のう ちの1つを選択するのではなく、1(全フレームでプリチャージする時)や0(全フレー ムでプリチャージしない時)を選択することで実現可能である。

[0208]

点灯率設定信号418と、点灯率データ420が入力されているが、これは点灯率によ ってFRCパターンを変える場合があるために入力される。

[0209]

例えば点灯率が高い場合は図41からプリチャージをしないため、FRC選択部の出力 は常に"L"レベル(プリチャージしない)となる。点灯率が低い場合には図50のよう な映像信号410の階調とプリチャージパターンの関係、点灯率が中程度の場合には図3 2の関係となるようにするといったことを行うためである。点灯率設定信号418は、こ の点灯率の高中低のしきい値の設定を行うための信号である。点灯率高、中、低それぞれ で、プリチャージパターンと階調の関係(例えば図32)を定めるのがFRCプリチャー ジ設定信号419である。

[0210]

点灯率によってプリチャージのパターンを変化する必要がなければ、各点灯率でのFR Cプリチャージ設定信号419の値を同一にしておけばよい。

[0211]

また、FRCプリチャージを行わない場合(全フレームでプリチャージありまたはなし の場合)にはFRCプリチャージ設定信号419により、映像信号410によらずFRC レジスタ426の値を出力しないようにすればよい。

[0212]

図51にFRCプリチャージ設定信号419と点灯率設定信号418による設定例を示 す。点灯率により図51(a)、(b)、(c)のどの図を選ぶかを点灯率設定信号41 8により決める。例えば図51 (a) は点灯率5%以下。さらに各図において階調とプリ チャージするフレームの割合の関係を示す線511を決めるのがFRCプリチャージ設定 信号419である。

[0213]

このようにして作成したFRCレジスタ選択部424の出力をFRC挿入手段409に 入力する。FRC挿入手段409には1行前データ参照部400の出力も入力される。つ まり入力階調及び1行前のデータからプリチャージするかどうかの信号と、点灯率及び入 力階調からプリチャージするフレームの割合を決めた信号が入力される。両方の信号とも プリチャージを行うとなった場合にのみプリチャージを行うようにすれば、図41のフロ ーチャートの412から415の部分が実現できる。

[0214]

次にFRC挿入手段409の出力を強制プリチャージ入力手段408に入力し、強制プ リチャージ信号416との演算を行う。図41の411にもあるように強制プリチャージ 信号が有効な場合には階調によらずプリチャージを行う。従って、408のブロックでは



強制プリチャージ信号416が有効状態(プリチャージせよ状態)の時には409の出力によらず出力417はプリチャージをするという信号を出力する。

[0215]

映像信号410が1行目のデータに対応したときのみ強制プリチャージ信号416が有効状態となるようにすれば、垂直ブランキング期間による所定電流値への変化が遅くなる 1行目にプリチャージを行うということが実現可能である。

[0216]

映像信号410に対する出力417の値を同時にソースドライバへ転送することで、図41のようなプリチャージ電圧印加パターンをソース信号線へ印加することが可能となる

[0217]

シリアルパラレル変換部 4 2 7 は図3のソースドライバ36の入力インターフェースにあわせるために必要なのであり、各色の映像信号及びプリチャージ出力417(色ごとにある)がパラレル転送される場合には不要である。(そのままソースドライバへ出力する)

なお図2の構成では制御IC28とソースドライバ36が別のチップで構成された例を示しているが、同一チップで構成した一体型のチップでも構わない。この場合、図41や図42の構成はソースドライバ36に内蔵される。

[0218]

プリチャージ電源 24 の出力電圧値は電子ボリュームなどで制御できることが好ましい。所定電流を流すためのプリチャージの電圧はEL 電源線 64 の電圧を基準に決められるためである。図 12 においてソース信号線 60 に電流 12 を流そうとするとトランジスタ 62 のドレイン電流 - ドレインゲート間電圧の関係(図 12 (b))からソース信号線 60 の電位は(EL 電源線 64 の電圧) - V2 となる。

[0219]

一方でEL電源線64は図48に示す表示パネルにおいて483、484の配線で各画素に供給されている。全ての画素が白表示の時には最大電流が483に流れ、黒表示の時には最小電流が483に流れる。このとき483の配線抵抗により白表示時には485と486ではほぼ等しい電位となる。つまり白表示時と黒表示時でEL電源線64の電位が配線483の電圧降下により異なる。つまり同じI2の電流を流すにしても、配線483の電圧降下量の違いによってソース信号線60の電圧が異なる。そのため483の電圧降下量によってプリチャージ電源24の電圧値を変化させなければ、ソース信号線の電流が変化しその結果輝度が変化するという問題が発生する。

[0220]

EL電源線64の電圧が異なればソース信号線60に印加する電圧も異ならせる必要がある。1フレーム内での点灯率データを用いて電圧を変更するようにすればよい。点灯率が高いときはEL電源線483に流れる電流が多くなるため、電圧降下が大きくプリチャージ電源24の電圧値を低くするように電子ボリュームを制御する。一方で点灯率が低いときはEL電源線483の電圧降下が小さいため電子ボリュームによりプリチャージ電源24の電圧値を高くするようにすることでEL電源線483の配線抵抗が原因となる輝度ムラをなくすことが可能となる。

[0221]

ソースドライバIC36において、図25のような8ビットデジタル信号をアナログ電流出力に変換するプロックをトランジスタで形成した場合、出力電流ばらつきは、1トランジスタあたりのチャネル面積と、出力に用いるトランジスタの個数により変化する(チャネル面積またはトランジスタ個数の平方根に反比例する)。

[0222]

同一サイズのトランジスタを(表示階調数-1)だけならべ、トランジスタの個数により階調を表示する場合、高階調部ほどばらつきが小さくなる。つまりある階調Aでばらつ



きが1%以下となる場合、階調Aよりも高階調側では必ずばらつきが1%以下となる(図52の523の点線で示すような関係となる)。

[0223]

ばらつきの許容値は1%であり、図52の523の点線では階調10以上でばらつきが1%以下となる。このときのトランジスタの構成を図53に示す。また各ビットのトランジスタサイズを図54(b)に示す。

[0224]

階調数が増えると出力に用いるトランジスタ群531及び532の数が増加するためばらつきが小さくなる。

[0225]

ここで階調 30 以上に注目するとばらつきは 0.6% 以下であり 1%に対し 40% 以上の余裕がある。つまり階調 30 以上ではトランジスタの面積を 1/2 としてもばらつきが 1% 以内となる。(面積 1/2 の場合、ばらつきは 40% 増しとなる。図 11% 照)

そこで本発明では、ソースドライバICのチップ面積を小さくするために、高階調側のトランジスタ534のみチャネル面積を小さくすることを考えた。

[0226]

階調30以上のときに小さいサイズのトランジスタを用いるようにするため、8ビット信号の内下位5ビットのデータに対する電流出力を行うトランジスタのサイズは変更せず、階調32以上の時に出力される上位3ビットのデータに対応するトランジスタのチャネルサイズをゲート電圧に対するドレイン電流値が変わらないように小さくした。方法としては、チャネル長を短くした割合と同一割合でチャネル幅も短くすることで実現した。このときの各ビットに対するトランジスタのサイズの関係を図54(a)に示す。階調に対する出力電流ばらつきの関係を図52の実線522に示した。

[0227]

図54(a)に示すように、下位5ビット分と上位3ビット分で異なるサイズのトランジスタが用いられている。

[0228]

図54(b)でもサイズが異なっているが、これは531eのトランジスタ群は16個のトランジスタで構成され、532aのトランジスタ群は8個のトランジスタで構成され、トランジスタ数が少ないことからその分トランジスタ1つあたりの電流量を増加させる必要があるからである。この場合、そもそも532aの方が531eに比べ2倍の電流を出力できなければならない上にトランジスタ数が半分であることから、532aのトランジスタ群を構成するトランジスタ534はチャネル長をおよそ4倍する必要がある。これによりサイズが異なっている。


[0229]

これに対し本発明では図54(b)から更に高階調部のトランジスタのチャネル面積を小さくした(図54(a))。同一ゲート電圧に対する電流値を維持するため、チャネル長、チャネル幅の削減率をそろえた。チャネル面積が小さくなる分ばらつきは大きくなる。この例ではチャネル幅、チャネル長とも(1/2) $^{1/2}$ としたので、面積は1/2となり、ばらつきは図52に示すように階調32以上において約1.4倍となり522で示すようなばらつきの関係となる。階調32以上でばらつきが増加しているが許容範囲内である1%以下となるため表示に影響しない。

[0230]

図2にソースドライバIC36の概要を示した。図53のトランジスタ群531及び531の並びは電流出力段23の中に含まれる。トランジスタ群はドライバIC36の全面積の内の30%を占めている。本発明の形態による図54(a)の構成では図54(b)の構成に対し、チャネル総面積が44%削減された。これはチップ全体の13%に相当し、チップサイズが13%削減できる。これによりチップのコストが13%削減できる可能性ができ、ドライバICの単価が安くなる効果がある。

[0231]



[0 2 3 2]

さらにチップサイズを小さくするには、532b、532cのトランジスタ群のチャネ ルサイズを小さくすることで実現できる。この場合もチャネルサイズを小さくする方法と して、チャネル長及びチャネル幅の縮小率を同一にして小さくする。小さくする限度は、 当該トランジスタ群を構成するトランジスタ全てから電流を供給した場合における出力電 流のばらつきが1%以上にならない値である。532b及び532cのトランジスタサイ ズをそれぞれ小さくした場合の階調に対する出力電流ばらつきの関係を図55に示す。

[0233]

このように、入力信号の各ビットに対応するトランジスタ群の出力電流は変えずに、さ らに当該トランジスタ群のみ出力した場合の出力電流ばらつきが1%以内となる範囲でト ランジスタ群を構成するトランジスタのチャネル面積を小さくすることで、出力電流のず れによる輝度ムラがない極力小さなソースドライバICを実現することができた。

[0234]

なお、図55では階調10以下で出力電流ばらつきが1%を超えているが低輝度領域で あるため、視認性が低く1%以上であっても表示ムラが発生しない。また階調が1つ変化 するのに必要な電流のずれは階調10以下では10%以下であれば所定階調から上下1階 調ずつの階調まで変化することはないため、輝度ムラが見えないため、このような低階調 部で1%を超えてもよい。

[0235]

この例では下位5ビットと上位3ビットでトランジスタサイズを変えた例で説明を行っ たが、これによらず、例えば下位4ビットと上位4ビットなどでもかまわない。任意のビ ットごとにトランジスタ群のサイズを変えることができる。

[0236]

以上のようにビットに応じてトランジスタのチャネルサイズを変更してビット毎の重み 付けに応じた電流源を形成した場合に、トランジスタのチャネル幅と出力電流値が正確に 比例しないことからシミュレーションによりチャネルサイズを調整しチャネル幅の設計を 行う。この時シミュレーションと実測が一致しない場合に設計値に比べ電流が増減し、下 位ビット側のトランジスタの電流が設計値より大きくなると、図56に示すように中間調 表示時に電流の大小関係が逆となる階調反転が発生する(なおこの説明ではI127>I 128となっているが、I127=I128となっても実質1階調減ることから問題であ る。従って階調反転というのは128階調目の電流が127階調目の電流以下となること とする。)。

[0237]

階調反転は中間調表示時に最も発生しやすい。中間調表示時の最も発生しやすいことを 出証特2004-3123021



8 ビット表示時の場合において説明をする。図 5 8 に示すように階調 1 2 7 と階調 1 2 8 の間では電流の差は階調 1 2 8 を基準とすると 0. 7 9 % しか違いがない。従ってこの 2 つの階調を出力する電流源のばらつきが 0. 7 9 % 以上あると階調反転が発生する。例えば階調 1 2 8 の電流出力がばらつきにより 0. 9 % 小さくなった場合(5 9 1 が減った部分)、図 5 9 に示すように電流の大小関係が反転する。更に下位 2 ビットのトランジスタの電流が所定値より大きくなると更に輝度差が小さくなり例えば下位 2 ビットの出力が 2 0 % 大きいときには 6 3 2 の電流出力となり輝度差は 0. 3 1 % となる。

[0238]

一方低階調表示時、図66に示すように例えば階調3と4の間では33%の輝度差となる。出力ばらつきは2.9%(この時中間調表示時のばらつきが0.9%であることとばらつきの面積依存性から)であり、(輝度差)>(ばらつき)となり階調反転が発生しない。下位2ビットのトランジスタの出力が20%増加したとしても輝度差は10%となりばらつき2.9%に対し大きくなるので階調反転しない。

[0239]

中間調以上では輝度差は小さくなるもののどの階調でも常に階調128に対応した電流出力を持つため、128を超えた階調分の出力ばらつきのみに気をつければよい。階調128の電流は出力電流全体の少なくとも66%を占めるため、128を超えた階調分の出力ばらつきは、全出力電流に対しては0.34倍以下となる。これにより輝度差が小さくてもばらつきが小さくなるため階調反転が起こりにくくなる。階調131と階調132の場合を図67に示す。

[0240]

階調131と132では差が0.75%となる。従って131の電流に対し132の電流が0.75%ばらつくと階調反転が発生することになる。全出力のうち階調128分の出力は両階調ともに存在する(672)ことからこの出力分に関してはばらつきを無視できる。671の部分においてばらつきが発生し、階調4の出力はトランジスタのサイズ比から2.9%のばらつきを持っている。しかし、671の部分は全出力に対し3%であるため、全出力に対する出力ばらつきは0.09%となる。階調差0.75%に比べて小さいため階調反転は起こらない。下位2ビットに対応する出力が20%大きくなった場合でも輝度差が0.30%となり、ばらつき0.09%に比べ大きいため階調反転しない。

[0241]

128階調以上では、出力ばらつきは(2階調間で共通しないトランジスタの出力ばらつき)×(全出力に対する非共通出力トランジスタの割合)から求められ、(全出力に対する非共通出力トランジスタの割合)が最大0.33であることから輝度差に比べばらつきが小さくなる要因である。

[0242]

図65にいくつかの階調間での輝度差と出力ばらつきの関係を示した。127階調目と128階調目の間が最も厳しい条件である。

[0243]

低階調側では輝度差が大きいため反転しにくく、高階調側では隣接間で同一トランジスタを用いて出力する割合が大きくばらつきが全体から見ると小さくなるため輝度差が小さいにも関わらず反転しにくい。

[0244]

出力するトランジスタが全て異なる(最上位ビットのみが出力)と(最上位ビット以外が全て出力)の間が一番問題である。

[0245]

そこで本発明では階調反転をなくすため、図57に示すように最上位ビットに対応する電流源241hに加え、嵩上げ用電流源572を切り替え部571を介して接続し、階調反転が発生したときには切り替え部571により嵩上げ用電流源572と電流源241hを併せて出力することで128階調目の電流を増加させ階調反転を防ぐ。階調反転していない場合には切り替え部571はグランド電位と接続され電流源241hの出力のみが出



力されるようにした。

[0246]

嵩上げ用電流源572のトランジスタは、階調1の電流源251aの10分の1以上2分の1以下の電流出力能力を持つようにサイズを設計する。これにより階調128の電流は嵩上げ用電流源572により0.1%~0.5%の電流嵩上げを実現することが可能である。0.5%以上の嵩上げを行う場合は全ての出力で嵩上げを行われない場合に、隣接輝度差が1%以上となるため表示に不具合が発生する。このため図57の構成では0.5%以下とすることが好ましい。一方嵩上げ電流の最低値は次のようなことから決まる。隣接輝度差0.79%及びばらつき実力0.9%の関係から階調127に比べ階調128の電流は最大0.1%分小さくなる。この時でも階調反転をしないようにする必要があることから0.1%分の嵩上げが必要である。このことから最低でも0.1%の嵩上げを行える必要があり電流源の最小値は0.1%必要となる。

[0247]

一般にNビット表示の場合においては、嵩上げトランジスタの最小値は中間調電流値の (中間調表示時の隣接輝度ばらつき [%]) - (中間調隣接輝度差 [%]) [%]以上 0 . 5%以下の電流を出力できるように設計する。

[0248]

切り替え部571の接続は、半導体回路各出力の電流出力を検査後、検査結果に応じて 階調反転した端子では572の出力を241hの出力と接続し、階調反転していない端子 ではそのままグランドに接続することで実現する。

[0249]

このようにすることで図56のような階調反転をなくし図60のような階調輝度特性を実現した。また図63の633に示すように嵩上げ電流源を用いることで下位2ビットの電流が20%増加したとしても階調127と128で差が0.31%から0.77%まで拡大でき、トランジスタの電流出力ばらつきによる階調反転を防止することが可能となった。

[0250]

下位ビットの電流源の電流値が規定より大きくなった場合、図63の632で示したように127階調目と128階調目の電流(輝度)差が小さくなり階調反転が起こりやすくなる。輝度差0.31%に比べばらつきが0.9%であると半数程度の端子で階調反転が発生する可能性がある。この場合端子毎に切り替え部571の接続作業を行うと手間がかかり生産性が低下する。

[0251]

そこで、図61に示すように嵩上げ用電流源572と電流源241hの接続を切り替え 手段611を介して行い、嵩上げ信号612により切り替え部571を制御することで外 部コマンド入力により嵩上げ信号612を用いて128階調目の電流を容易に嵩上げでき る構成を考えた。

[0252]

嵩上げ信号612は出力ごとに設定できればよいが、この場合図69に示すように信号線ごとの嵩上げ信号612の値を保持するラッチ691が必要である。各ラッチへの信号の分配は映像信号を分配するために用いるシフトレジスタを共用すれば1ビットの信号入力692により可能である。しかしラッチを信号線分設けるため回路規模が大きくなる問題がある。回路規模が大きくなっても良い場合もしくは微細プロセスを用いて、全体に占めるラッチ部691の面積が小さい場合には出力毎に嵩上げ信号を制御して嵩上げするしないを決めてもよい。なおこの信号は通常検査後には嵩上げ必要、不要の端子がわかる上、常に同じ状態にする必要があることから、出荷時にラッチ部691のラッチデータを決める必要がある。そのため嵩上げ信号を入力するコマンドは通常ユーザには隠しておく。更に電源投入毎に信号を入れなくてもよいよう、ラッチ部は不揮発性のメモリで構成されることが望ましい。

[0253]



そこで下位ビットに対応する電流源の電流値が大きくなってしまったことよる階調反転を救済する目的として、嵩上げ信号線612は全出力共通とし全出力を嵩上げすることにより階調反転を簡便に防止する。

[0254]

このときのブロック図を図62に示す。入力信号12、13によりドライバICに嵩上げするかどうかのコマンドを入力する。これを分配部27により分配し、嵩上げ信号線612に嵩上げするかどうかの信号を印加する。この嵩上げ信号線612は各出力段に分岐してつながっているため全ての出力で嵩上げをするもしくは、しないの選択が可能である。なおこのコマンドは通常IC検査後にICの階調反転による不良を回避するために入力するためのものであるため通常は隠しコマンドとして持っておく。この場合嵩上げ用電流源572も図57と同様のサイズで作成する。

[0255]

更に細かな調整を行うには、嵩上げ用電流源572を複数個設け出力する電流源の数を変更することで更に細かく電流の嵩上げ率が調整できる。図64に2個の嵩上げ電流源を用いた場合を示す。642に比べ641の電流出力量を半分とするようなトランジスタを設計しておけば、例えば下位ビットの電流が20%大きくなったときには642のみを嵩上げ出力し、10%大きいときには641のみを嵩上げ出力するなど下位ビットのトランジスタの電流能力に応じた嵩上げをすることができ階調反転がなく、かつ階調飛びの少ない電流出力段を実現することができる。

[0256]

更に図57の配線修正による切り替え部571による嵩上げと、図61の切り替え手段による一括嵩上げを併用する方法もある。この時の出力段の構成を図68に示す。

[0257]

下位ビットのトランジスタの電流が大きめにでてきた場合には、大部分の出力端子で階調反転がおきやすくなるため全ての出力で階調128の電流を嵩上げし階調反転を防ぐ。 そのため嵩上げ信号612により切り替え手段611を導通状態とする。

[0258]

一方、各電流源241のばらつきにより階調反転する場合には(中間調ばらつきが0.9%で隣接階調間の輝度差が0.78%である場合には起こりうる)、端子毎に調整を行う。反転する端子数は少ないため検査後該当する端子のみ配線修正をレーザーなどにより行う。この修正は切り替え部571で行い嵩上げ電流源572aを接続するかどうか修正により決める。これにより端子毎に細かい階調電流の設定をすることが可能である。

[0259]

トランジスタの電流能力が大きくなった場合(全端子に影響)とトランジスタのばらつきの場合(端子毎に異なる)で嵩上げの仕方が異なるため、図68のように端子毎に調整できる機能と、全端子に対して調整できる機能を設けることにより検査後のリペアを短い時間ででき、作業効率を高めることでコスト低減することが可能である。またより多くのICがリペアにより合格となることで歩留まりが上昇しコストが下がる利点がある。

[0260]

図70は電流出力段を図73の736に示すようなカレントコピア構成により形成した 場合のドライバICの概略構成を示したものである。

[0 2 6 1]

カレントコピア回路では、入力電流をスイッチ734及び735を介して駆動トランジスタ731に流し、流れた電流量に応じて節点742の電圧が決まる。この電圧を保持するために蓄積容量732を設け電荷を蓄積することにより電圧を保持する。入力電流を記憶した後スイッチ734及び735を非導通状態とする事で、入力電流をためておく。電流を出力する際には733のトランジスタを導通状態とすることにより、732の蓄積容量に蓄えられた電荷量に応じた電流が731に流れ出力される。同一駆動トランジスタ731のドレイン電流ーゲート電圧特性を用いて入力電流を記憶し、出力するためトランジスタの特性ばらつきのよらず入力電流と同じ電流を出力できる利点がある。



更にカレントコピア回路では入力電流を一度蓄積容量 7 3 2 に記憶してから出力を行うため、メモリ機能を有する。そのため入力データをかく出力端子に分配した後、データの出力タイミングをそろえるラッチ部の機能をカレントコピア回路に持たせることが可能である。これにより図 7 0 の構成においてシリアルに転送されてくる映像信号はラッチ部を使わずに各出力に分配可能となる。

[0263]

カレントコピア回路ではアナログ電流を保持することが可能であるため、映像信号をあらかじめデジタルーアナログ変換部706で階調に応じたアナログ電流である階調電流信号730に変換し、シフトレジスタ21の出力信号に応じて各出力に分配するようにしている。分配された電流を保持するための電流保持手段702に、カレントコピア回路を形成している。

[0264]

カレントコピア回路では先に述べたように入力電流を一度保持した後に入力電流に応じた電流を出力するという動作を行うことから、入力電流を記憶している期間では電流出力ができず、また電流出力を行う際には階調電流信号730を取り込むことができない。

[0265]

表示部への電流出力は画素回路において所定電流への変化に時間がかかるという問題があることから水平走査期間内においてはなるべく長い期間電流を出力し続けることが望ましい。そのためソースドライバICから電流は常に出力されることが好ましい。

[0266]

そこでカレントコピア回路構成の出力段でも常に電流を出力し続けるために、同一出力端子にカレントコピア回路を2つ設け、一方が階調電流信号730を記憶している際には、他方が電流をドライバIC外部に電流を出力する構成とした。

[0267]

出力段の回路を図73に示す。736aと736bの2つの保持回路がカレントコピア構成となっている。2つの保持回路のうちどちらを出力にし、どちらが階調電流信号730を記憶するかを決めるための信号がセレクト信号738である。セレクト信号738は1水平走査期間毎に変化し、1水平走査期間ごとに保持回路736を変えることにより映像信号に応じた電流出力が可能となる。セレクト信号738に応じて保持回路736の電流出力用トランジスタ733の状態を変えるようにすることで、出力に用いる保持回路を決めることが可能となる。

[0268]


両保持回路736とも出力を行わないようにする場合には、セレクト信号738及びセレクト信号の反転出力739ともローレベルとすることで実現する。738及び739は必ずしも逆相に入る必要はないが、両信号ともハイレベルにしてはならない。他の方法として738と739は常に逆相とし、別途イネーブル信号を設け、738及び739との論理積の結果をスイッチ733を制御する信号に入力することにより同様な動作を行うことが可能である。

[0269]

シフトレジスタ21及び電流保持手段702により階調電流信号730が各出力に分配できた。次に階調電流信号730を生成する回路について説明を行う。ロジック信号である映像信号をアナログ信号である階調電流信号730に変換するためにデジタルーアナログ変換部706を設け、映像信号に応じた電流を出力するようにした。デジタルーアナログ変換部706の回路例を図71に示す。

[0270]

映像信号の各ビットに対応した電流を外部から入力し、対応した電流(階調基準電流 1~階調基準電流 8)に対し、電流値に対応して階調信号 7 1 1 によりスイッチ 7 1 2 を制御することにより、階調信号 7 1 1 に応じた階調電流信号 7 3 0 を出力するような構成とした。階調信号 1 (7 1 1 a) から順に階調信号 8 (7 1 1 h) まで最下位ビットから最



[0271]

これによりスイッチ712が導通状態となっている階調基準電流700の和を階調電流 信号730として出力する。

[0272]

次に階調基準電流700を作成し、デジタルーアナログ変換部706に入力する方法に ついて説明する。

[0273]

図78に示すように階調基準電流700は階調基準電流生成部704により生成する。 1階調あたりの電流をどのくらいにするかを設定する基準電流 7 8 1 を元にカレントミラ -構成などにより、映像信号のビットに応じた階調基準電流700を出力する。ここでは 8ビット出力の場合で、階調基準電流700は8出力存在する。(階調基準電流 n の電流 値)×2= (階調基準電流 (n+1) の電流値) となるような電流を正確に出力する必要 があることから、ミラーを行うトランジスタ782の数を変えることで出力電流を変化さ せることが好ましい。この方法の場合、階調性は高いが回路面積が大きくなる欠点がある 。一方で各階調基準電流700を生成するトランジスタ782は、各期順電流に対し1つ ずつとし、チャネル幅を変えることにより階調基準電流1から8を変化させることも可能 であるが、電流がチャネル幅に正確に一致するわけでないためシミュレーションによりチ ャネル幅をプロセスに応じて変更する必要がある。このため、個数分だけ並べる方法に比 べ階調性が低下するおそれがある。そこで、図78に示すように低階調部と高階調部に階 調基準電流をグループ分けし、低階調部と高階調部の間ではチャネル幅を変更することで 電流値を変え、低階調部間及び高階調部間ではトランジスタの個数を変更することで電流 を変えるようにする。

[0274]

図78では、低階調部を下位2ビット、高階調部を上位6ビットとし、783で示す点 線に囲まれたトランジスタは784で示す点線に囲まれたトランジスタに比べておよそ1 /4のチャネル幅(プロセスにより上下する-10%以上+50%未満)で形成すること により、階調性を維持し回路規模の小さい階調基準電流生成部704を実現することがで きる。

[0275]

ドライバICに対し1回路であるため、階調性を高めたいときは図80に示すようにト ランジスタ数により電流を変化させてもよい(全体に対する回路面積が10%以下である ため)。

[0276]

基準電流781は図81に示すように抵抗、演算増幅器などにより定電流源を構成する ことで実現可能である。88の制御データにより基準電流781の電流値を変えることも 可能である。この基準電流781の制御は、電力抑制、焼き付き防止、コントラストの向 上に役立つ。

[0277]

以上のようにして形成された階調基準電流700をデジタルーアナログ変換部706に 入力すればよいが、直接接続すると複数のソースドライバIC36を接続したときに、全 てのチップで1%以下の誤差で階調基準電流700を供給することが難しくなる。

[0278]

チップ毎に、基準電流生成部703と階調基準電流生成部704を設けると、図81の 基準電流生成部703でのばらつきと、図78もしくは図80でのカレントミラーでのば らつきの2乗平均のばらつきが階調基準電流700で発生するため、チップによってある 階調の電流値が異なるおそれがあり、チップ毎に輝度ムラが発生する。カレントミラーの ミラー比ずれによるばらつきを小さくするには782、801のトランジスタサイズを大



きくすることにより実現できるが、ばらつきを1%以下にしようとするには10,000 平方ミクロン以上のチャネルサイズが必要となる。

[0279]

小さいサイズでばらつきなく各チップに階調基準電流700を供給するには1つの表示部に対し、1ヶ所の基準電流生成部703から1ヶ所の階調基準電流生成704を用いて階調基準電流700を発生させ、各チップに分配する方法である。この概念を図72に示す。

[0280]

ソースドライバ36aにより発生した階調基準電流704を、36aを含めた全てのチップに供給することにより、各チップでばらつきのない電流が供給される。ここで、階調基準電流700は2つ以上のソースドライバIC36に同時に供給されないようにする必要がある。電圧と異なり電流の場合複数のドライバに接続すると分流され、1つのドライバICに流れる階調基準電流値が異なってしまう。そこで、複数のドライバIC36が同時に階調基準電流700を取り込まないようにデジタルアナログ変換部706が持つスイッチ712を利用して、ある1つのICが映像信号に応じた階調電流信号730を生成しているときには他のICではスイッチ712全てが非導通状態となるような構成にすることを考えた。

[0281]

階調電流信号 7 3 0 が必要なのは、電流保持手段 7 0 2 に電流を供給するときでシフトレジスタ 2 1 の出力のうちの 1 つに対し取り込むように信号を出している時である。つまりスタートパルス 1 6 が入力され、カスケード接続された次段 I C 3 6 に対しキャリー出力 7 0 1 からパルスを出力するまでの期間が、階調電流信号 7 3 0 を必要とする期間である。

[0282]

そこで、シフトレジスタ21が出力を行っている期間以外ではデジタルーアナログ変換 部706のスイッチ712は階調信号711によらず常に非導通状態とする。これを実現 するためにチップイネーブル信号生成部707を設け、シフトレジスタ動作時以外ではス イッチ712は常に非導通状態とするようにする。チップイネーブル信号生成部707は 、スタートパルス16が入力されて、キャリー出力701が行われるまでの間のみパルス を出力し映像信号をアナログ電流に変換することを許可するようにする。正確にはシフト レジスタ出力719が同一チップ内で出力されている期間である。スタートパルス16と シフトレジスタ出力719、キャリー出力701とシフトレジスタ出力719の関係は入 力データとスタートパルス16の関係やシフトレジスタの構成21によって変わる可能性 があるため、スタートパルス16とキャリー出力701から期間を調整してイネーブル信 号821を出力するようにする。イネーブル信号に対応したデジタルーアナログ変換部7 06の回路図を図82に示す。チップイネーブル信号821はスタートパルス16が入力 されてからキャリー出力710を行うまでの間、ハイレベル状態となり、階調信号711 に応じて階調基準電流700が階調電流信号730に出力される。それ以外の期間ではチ ップイネープル信号821がローレベル信号となるため、常にスイッチ712が非導通状 態となり電流は供給されない。

[0283]

1水平走査期間でのあるドライバIC(チップ1)のチップイネーブル信号821、セレクト信号738、階調電流信号738、階調信号711のタイミングチャートを図83に示す。

[0284]

セレクト信号738はタイミングパルス29により1水平走査期間毎に変化し、1出力に対し2つある保持回路736のどちらに階調電流信号738を記憶させ、他方が記憶された電流を出力するかを決める。期間831aでは保持回路A(736a)から電流を出力し、保持回路B(736b)に階調電流信号730を記憶させている。

[0285]



階調電流信号 7 3 0 への記憶は 1 出力ずつ順に行い、シフトレジスタ出力 7 1 9 によりどの出力へ記憶させるかを決めている。更に複数のドライバ I C に基準電流を分配できる配線としていることから、分流されることを防ぐためシフトレジスタが動作している期間のみチップイネーブル信号 8 2 1 により、デジタルアナログ変換部 7 0 6 が動作し、階調電流信号 7 3 8 が流れる。チップ 1 のチップイネーブル信号 8 2 1 はシフトレジスタが手ップ 1 で動作している期間である 8 3 2 a の期間でのみハイレベルの信号となり、階調電流信号 7 3 8 が流れている。 8 3 2 b の期間(チップ 1 以外のシフトレジスタが動作中)のときは、チップイネーブル信号 8 2 1 がローレベルとなり階調電流信号 7 3 8 は流れない。そのため階調基準電流信号 7 0 0 は常に 1 つのドライバ I C にしか入力されないため、図 7 2 のように複数のドライバ I C に分岐して配線することが可能となる。カレントミラーなどによる分配に比べ、時間で区切って分配するため正確に同一電流を供給できる。

[0286]

カレントコピアを各出力に設け階調電流を各出力に分配する方法では、駆動トランジスタ731の特性ばらつきによらず、記憶した電流と同じ電流を出力することが可能であるため、出力ばらつきが起こりにくい。しかし、「突き抜け」と呼ばれる現象により出力電流がばらつくおそれがある。

[0287]

図73の保持回路においてゲート信号線741の信号をハイレベルにすると、階調電流を記憶する。例えば白階調の電流を記憶するとすると、図74に示すように、駆動トランジスタ731にドレイン電流は白階調電流(ここでIwとする)となる。そのとき駆動トランジスタ731の電流-電圧特性(図75)から節点742の電圧はVwとなる(期間747)。

[0288]

期間747が終了し、保持回路736に電流を記憶するのを終えるためゲート信号線741はローレベルに変化する。この時ゲート信号線741電圧の低下がトランジスタ735aのゲート容量を介して容量結合により節点742の電圧もVGだけ低下する。これにより駆動トランジスタ731のドレイン電流もIwからIG分だけ低下する。

[0289]

この「突き抜け」により、出力電流が端子により変化するおそれがある。例えば図76の765、766に示すような電流—電圧特性を持つ駆動トランジスタ731があるとする。節点742の電圧つまり駆動トランジスタ731のゲート電圧が突抜によりVG変化すると、765の駆動トランジスタではドレイン電流がIw1となり、766の駆動トランジスタではドレイン電流がIw2となり、この電流が出力信号線737を介して外部に流れ、出力電流にばらつきが発生する。Iw2とIw1の差が2つの平均電流に対し1%以上になると輝度ムラとして表示品位に影響を与える。

[0290]


節点742の電圧変化量VGはトランジスタ735のゲート容量をCgs、蓄積容量732の容量をCs、ゲート信号線741の振幅をVgaとすると、VG=Vga×Cgs/(Cgs+Cs)で表される。

[0291]

VGを小さくするには、CgsもしくはVgaを小さくするか、Csを大きくする。Csを大きくする方法はチップサイズが大きくなることから現実的には難しい。またVgaは基本的にアナログ電源電圧分の振幅を持つ。この電圧を下げると、出力端子の電圧振幅が低下するため、出力可能な電流のダイナミックレンジが低下する。またゲート信号線741のみハイレベル電圧を低下させると、このゲート信号線741のための電源が必要となるため電源数が増加する。電源数の増加は電源回路の増加につながるためこの方法も実現することが難しい。

[0292]

そこで本発明ではトランジスタ735のゲート容量Cgsを小さくすることを考えた。 単にトランジスタ735のサイズを小さくした場合では、オフ時のリーク電流が増大し蓄



[0293]

トランジスタ735を少なくとも2つ以上に分割し、そのうちの蓄積容量732に最も近いトランジスタを小さくすることを考えた。図77に2つに分割したときの電流保持手段702の回路を示す。

[0294]

トランジスタ735を2つに分割し、775と772の2つの構成とした。トランジスタ775に比べ772はチャネルサイズが小さくなっている。またそれぞれのゲート電極につながる信号線は別になっており、ゲートイネーブル信号771の制御により、トランジスタ772の方が775に比べて早く非導通状態となるようにしている。タイミングチャートを図79に示す。

[0295]

複数個のトランジスタにすることの利点は、2つのトランジスタのゲート信号線の波形を異ならせ、蓄積容量732に近いトランジスタ772をまず非導通状態とし、その後775を非導通状態とすることで、「突き抜け」はトランジスタ772のゲート容量Cglと蓄積容量Cs、ゲート振幅Vgateによることとなり、Cgs>CglとなることからVG自体を小さくすることができる。さらに、蓄積容量732の電荷を保持するために772が完全に非導通状態となった後、775が非導通状態となるとなるようにゲート信号線741をローレベルに変化させる。775はリーク電流を小さくするためトランジスタのチャネル幅/チャネル長の値が大きくなるように設計される。2つのトランジスタを直列に接続することでリーク電流が少なくなる利点がある。更にトランジスタ775と蓄積容量732に間にトランジスタ772が非導通状態となって挿入されているため、775aのゲート信号による、節点742への「突き抜け」が発生しないという利点がある。

[0296]

このように、駆動トランジスタ731のゲート及びドレイン電極間に接続されるトランジスタを複数個に分割し、最も蓄積容量732に近いトランジスタはチャネルサイズを小さく作成した上に他のトランジスタに比べ早く非導通状態とすることで、電荷のリークなどの問題がなく突き抜け量を減らすことを実現できる。

[0297]

更に駆動トランジスタ731の(チャネル幅)/(チャネル長)(以降W/Lとする)に関してもW/Lの値が小さくなることが好ましい。

[0298]

図84に電流-電圧特性を示す。W/Lの値が小さくなればなるほど傾きが小さくなり、階調電流信号730を記憶させた後「突き抜け」によりVGだけ駆動トランジスタ731のゲート電圧が低下したときの電流量の低下は841の曲線の方が842の曲線に比べて大きい。そのため「突き抜け」によるドレイン電流の低下を抑えるため、駆動トランジスタのW/Lを0.5以下とすることが写ましい。この場合、低下量は設定電流(Iw)に対し1%以下となる。下限値はチャネル幅の最小作成寸法、チャネル長を延ばすことによるチップ面積の増大の影響から0.002以上である必要がある。

[0299]


以上のようにカレントコピア回路を用いた出力段を形成することにより出力ばらつきの 小さいドライバICを実現させた。

[0300]

大画面パネル向けのソースドライバにおいては、映像信号が高速に転送される必要があるため信号線周波数が高くなり、その結果電磁波ノイズが放出される問題がある。また、テレビ向けなどでは入力される信号線ビット数も増加するため、信号線が多数になるという問題もある。

[0301]

そこで映像信号を小振幅信号伝送することとした。図85にその時のソースドライバ8 出証特2004-3123021



[0302]

映像信号線856の伝送形式を図86に示す。1水平走査期間864内に画素に出力さ れるデータが転送される期間(データ転送期間865)とブランキング期間(866)を 形成する。なおブランキング期間は必ずしも存在する必要はない。

[0303]

データ転送期間865は、パネルのソース信号線数(カラーパネルの場合は信号線数/ 色数(一般には3色))に分割される。分割された期間を期間862とする。この期間8 62内で赤緑青の各色データ(861)及び階調に応じた電圧印加を水平期間のはじめに 挿入するかどうかを決める1ビットのプリチャージフラグ(862)が映像信号線856 を介して転送される。映像信号データ861及びプリチャージフラグ862は、転送信号 レートや、信号線数の制約により全ビットを一斉にパラレル転送する場合から1ビットず つシリアルに転送する場合まで任意の方法で転送することが可能である。

[0304]

また大型用電流ドライバにおいては、パネルサイズが大きいことによるソース信号線浮 遊容量の増加や、画素数の増加による水平走査期間の短縮ということにより1水平走査期 間内で電流が所定の値まで変化できない問題が顕著となる。そのため電流により所定階調 を表示する前に一度電圧により所定階調付近までソース信号線の状態を変化させてから、 電流により所定電流にまで変化させることが必須となる。

[0305]

ソースドライバの構成例を図89に示す。ここでのソースドライバは図85のソースド ライバ852を示している。映像信号はクロック及び同期信号と共に小振幅信号伝送され るため、ソースドライバ側でレベル変換するための差動入力レシーバ893に入力される 。映像信号をCMOSもしくはTTLレベルの階調データ386に変換する。階調データ 386はシフトレジスタ及びラッチ部384とプリチャージ電圧変換部884に入力され る。階調データ386はシフトレジスタ及びラッチ部384により各出力に分配され、分 配された階調データは電流出力段23により階調に応じた電流量に変換される。これによ り階調に応じた電流出力を行うことが可能となる。一方、階調データは同時にプリチャー ジ電圧変換部884に入力される。プリチャージ電圧変換部884では図88に示すよう な回路構成により、階調データに応じた電圧が信号885により出力される。プリチャー ジ値変換部882の変換マトリクスと抵抗素子883の値により出力される電圧を変化さ せることが可能となる。

[0306]

電流書き込みを行う期間における画素とソースドライバ間の等価回路は図12(a)に 示す回路であった。このとき白表示時の電流を I 3 、黒表示時の電流を I 1 とすると、プ リチャージ電圧出力の変動範囲は図12(b)からV3からV1までの範囲となる。V3 及びV1の値は画素の駆動トランジスタ62のチャネルサイズにより変化し、例えばチャ ネル幅が狭くなるほど V 3 と V 1 の差が大きくなる。パネル(画素トランジスタの構成) によって異なる電圧値が出力できるように本発明では図88の883に示す抵抗素子を2 つ外付けで配置し、抵抗値を任意に設定できるようにすることで、様々なパネルに対する 電圧出力を可能とした。一般に赤、緑、青で有機発光素子の電流ー輝度特性が異なること から、I1、I3の値が色ごとに異なり、その結果としてV1、V3も色ごとに異なる。 従って図88に示すプリチャージ電圧変換部884は3回路分ソースドライバに必要であ る。外付けの抵抗値が色ごとに異なる。図85及び図89では1回路の記載であるが、実 際には赤緑青の3回路分が存在する。

[0307]

以上のように階調に応じて出力される電圧はつぎに分配部及びホールド部383により 各出力に分配される。これにより各出力には階調に応じた電流と階調に応じた電流が分配



された。電流と電圧のいずれを出力するかを電流電圧選択部385により選択する。

[0308]

電流電圧のいずれを選択するかはプリチャージ電圧印加判定部56により決められる。 プリチャージ電圧印加判定部56はプリチャージパルス451とプリチャージイネーブル 895により判定を行い、プリチャージパルス451が入力され、プリチャージイネーブ ル895がプリチャージを行う信号を出力した場合にのみ電圧を印加するようにする。

[0309]

これにより、図90の出力901に示すように、階調データDn(nは自然数)に対応 する電圧をVDn、対応する電流をIDnとすると、プリチャージ判定信号383がハイ レベルとなりプリチャージをするというときには、1水平走査期間内でVDnが出力され た後、IDnが出力される。(VDn印加期間はプリチャージパルス451のパルス幅に よる)一方でローレベルの時には、VDnは出力されず、IDnのみが1水平走査期間の 間出力される。(電流出力か電圧出力かの大まかなタイムチャートを図47に示す)プリ チャージ判定信号383を利用することで、所定階調値に対応する電流まで変化しにくい 低階調部では、電圧によりまず大まかにソース信号線の状態を変化させた後に、電流によ り所定電流値までソース信号線を変化させる。一方で、高階調部や、複数行同じ階調が連 続して表示される場合の2行目以降の行においては、高階調部ではソース信号線が所定電 流値にまで容易に変化できること、複数行連続の場合にはソース信号線の状態が変化する 必要がないため、電圧により所定階調値まで変化させる必要がないため、プリチャージ判 定信号383によりプリチャージを行わないようにするという制御が可能となる。(この 状態で電圧により変化させると、画素回路の駆動トランジスタ62の特性ばらつきによる 輝度ムラが発生するおそれがあるため電圧を印加しない方がよい)プリチャージ判定信号 383はこのようにソース信号線の状況に応じてプリチャージを行うかどうかを決められ る利点がある。そのため映像信号線856で送るデータ量が各色で1ビットずつ多くなっ ても転送する必要がある。

[0310]

プリチャージパルス451はプリチャージ期間をコマンド線847によりソースドライ バに入力し、プリチャージ期間設定値に応じてプリチャージパルス451のパルス幅を変 更できるようにしている。これにより、画面サイズに応じてプリチャージに必要最低限の 時間で電圧出力を行い、所定輝度にする電流出力期間をなるべく長くすることで、電圧に よる設定で発生する駆動トランジスタ62による特性ばらつきの輝度ムラ補正をしやすく する。コマンド線847の信号線数を少なくするため図87に示すように、1ビットのデ ータをシリアル転送によりソースドライバに送る構成とした。ソースドライバに必要なコ マンドは、プリチャージ期間設定872の他、基準電流値を変更するための基準電流設定 871とドライバ出力イネーブル信号のみである。これらの信号は頻繁に書き換えれられ ることはなく、頻繁に行っても1水平走査期間内で1回の書き換えでよい。図87の例で は全部で15ビットであり、ソースドライバのシフトレジスタ用のクロック871が1水 平走査期間内に変化する時間に比べてもゆっくりでよいため、電磁波ノイズの影響もなく 信号伝送が可能である。そのため信号線数は1本でよい。また、コマンド線847に流れ るデータの判別も、例えばタイミングパルス849の次のクロックから8ビット分上位か ら下位ビットの順で基準電流設定871、次にプリチャージ期間設定872、最後に出力 イネープル信号とすることでコマンドの判別線(アドレス設定)も不要である。これによ り少ない信号線数で、ソースドライバの設定が可能である。なお基準電流設定信号が入力 される基準電流生成部891は電子ボリュームにより基準電流が変更できるような構成と なっており、設定信号により、電子ボリューム値が変化することで基準電流が変化する(図8に構成例を示す)。

[0311]

映像信号が各色偶数ビットで構成される場合(例えば各色10ビットの計30ビット) には、各色にプリチャージフラグ862が1ビットずつ足されるため全ビット数の合計は 必ず奇数ビットとなる。(例の場合33ビット)低振幅信号伝送を行う場合にはたいがい



配線はツイストペア線で送られる。33ビットの信号線を送る場合、転送速度がドライバ と同じであるときには66本の線が必要となる。これでは配線数が多いため、通常転送速 度を、ドライバのクロックに対し一定倍で転送し、その分配線数を削減している。例えば 2倍速で送る場合、1回の転送で17ビットずつ転送すると34ビットを転送できる。こ のうち33ビットにデータを入れることでデータを2倍速転送でいる。しかしながら実際 の転送能力34ビットに比べ1ビット分ブランクのデータを送っていることになる。同様 に偶数倍速で転送する場合には奇数ビットのデータでは必ず1ビット分ブランクのデータ が送られることとなり、信号線の利用効率が低いことがわかる。つまり1ビット分データ が増加しても、転送レート (クロックの倍速) 、信号線数に影響を及ぼすことはない。

[0312]

そこで、本発明では、赤緑青の各映像信号とプリチャージフラグにデータ/コマンドフ ラグ911を足すことにし、このデータ/コマンドフラグ911の値が、例えば1のとき には映像信号とプリチャージフラグが転送され、0のときにはソースドライバの各種レジ スタ設定を行うというようなことをすることが可能である。図91(a)にデータ転送、 図91(b)各種レジスタ設定時の各ビットの構成を、図92に、データ転送及び各種レ ジスタ設定の転送タイミングを示す。1水平走査期間ないで、各色の映像信号及びプリチ ャージフラグを全て転送した後のプランキング期間を利用して、データ/コマンドフラグ 911によりソースドライバの各種レジスタ設定を行うようにした。ここでは、図91 (b) に示すように、基準電流の設定とプリチャージ電圧を印加する期間を設定することと している。

[0313]

このようにすることで、図85のコマンド線847は不要となり信号線数を削減するこ とが可能となる。

[0314]

ソースドライバのブロック図を図93に示す。映像信号線856からコマンドデータと 映像信号を分離するため、低振幅信号をCMOSレベルに変換するための回路である映像 信号・コマンド分離部931が入ることが図89の構成と異なる点である。

[0315]

以上のようにすることで映像信号線と同期してプリチャージフラグを転送し、かつ各種 レジスタ設定を行う必要があるソースドライバICにおいて、映像信号線とプリチャージ フラグもしくは映像信号線、プリチャージフラグと各種レジスタ設定を同一信号線を用い て低振幅信号により高速転送を可能とした。これにより、プリチャージフラグに必要な配 線、各種レジスタ設定用の配線数を削減することが可能となるうえ、高速転送時の電磁波 ノイズ低減することが可能となった。

[0316]

小型用途の表示パネルにおいては、モジュール配置の空間的な制約が発生し、パネル外 部へ引き出す信号線数を極力少なくする必要がある。大型パネルにくらべ表示ドット数が 少ないことから映像信号線の転送レートは低い。そこで図94及び図95に示すように映 像信号線856に階調表示用のデータ(赤緑青の各色データ、ここではRデータ、Gデー タ、B データとする)とその階調表示データに対し、プリチャージを行うかどうかを判定 するプリチャージフラグ862を多重するのに加えて、さらにゲートドライバ制御用デー タ951を送信する。ゲートドライバA(851a)とゲートドライバB(851b)両 方の制御に必要な信号線を送信する。送信する信号は、シフトレジスタ動作用のクロック 、スタートパルス、出力イネープル信号、及びシフト方向を決める信号である。出力イネ ーブル信号は数μ秒単位で信号線状態を変化させることがあるため、図96においてデー タ転送期間962ばかりでなく、プランキング期間963でもゲートドライバ制御用デー タ951を送信する。そのため図95(b)に示すようにソースドライバの設定信号に加 えて、ゲートドライバ制御データ951を転送するようにした。これによりパネルから引 き出される信号線は、電源線の他、最小で2ペアのツイスト線と、3本の信号線にて構成 することが可能となる。



信号線数を減らすと、転送レートが上がるため、送信側コントローラ854につけられるクロック発生部の消費電力が増大する。一般に小振幅伝送を行う場合の電力はほとんどが、クロック発生部で消費される電力である。そこで、低電力化が要求される機器では、映像信号線856に用いられるツイスト線の本数を多くして、転送レートを下げることで消費電力を低下させる。(信号線で消費される電力はクロック発生部で消費される電力の10分の1から20分の1程度である)図96の964で示される期間に送る図95(a)のデータ列を、シリアルで順に送るか、映像信号線856の本数に応じて一部もしくは全てをパラレルで転送するようにすればよい。

[0318]

このようにして、小振幅伝送された映像信号線856のデータをソースドライバ852にて分離する。ソースドライバ852の内部ブロックを図98に示す。クロック858と映像信号線856、スタートパルス848からクロック858から作成したソースドライバクロック871に同期した階調データ386、プリチャージ判定信号383及びゲートドライバ制御線941を出力するための映像信号・コマンド分離部931を持つことが特となる。ゲートドライバ制御信号は図95に示すように映像信号及びコマンドに対応とびが当送信されているため図97の用にソースドライバクロック871に同期した信号にで必ず送信されているため図97の用にソースドライバクロック871に同期した信号によることが可能である。このようにすることで、ゲート信号線をパネル外部に引きにす必要がなくなり、信号線数が少ない表示パネルが実現可能である。またソースドライバクロック871に同期して出力することで、ソースドライバとゲートドライバのタイミングがあわせやすくなる利点がある。またコントローラ854からゲートドライバ851への制御線が不要となることからコントローラ854の出力端子数が少なくなり、より小さなパッケージでコントローラ851を作成できるようになる。

[0319]

図98の構成は図93の構成に比べ、プリチャージ電圧を発生出力するブロックが異なる。図93では映像信号に応じた電圧を生成しアナログラッチを用いて各出力に分配したが、図98では、電圧設定線986により決められるプリチャージ電圧発生部981の複数の電圧出力を各出力段に分配し、プリチャージ電圧選択及び印加判定部982により複数の電圧のうちどれを出力するか、もしくは電流のみの出力を行うかを判定するようにする。これにより分配部及びホールド部383は不要となる。大型パネルにくらべ、小型パネルにおいては1水平走査期間が長いこと、ソース信号線の浮遊容量が小さいことから、所定電流値が書き込みやすい。そこで、本ソースドライバでは電流のみでも書き込みが可能な高階調部では電圧を印加しないことを前提に発生電圧値の数を少なくし回路規模の低減をはかった。この例では3値の電圧出力とした。必要に応じて電圧値の数は1から7程度まで変えてもよい。

[0320]

映像信号のデータに応じたプリチャージ電圧出力の方法を説明する。映像信号線856から図95(a)の方法により映像信号とプリチャージフラグが対になって送信される。カラーパネルの場合には赤緑青それぞれ1対ずつ送信される。それぞれ同一の方法によりプリチャージを行うためここでは赤の信号で説明を行う。対になって送信されるRプリチャージフラグ862aとRデータ861aは映像信号・コマンド分離部931に入力される。ここでCMOSレベルに変換され、それぞれプリチャージ判定信号383及び階調データ386となる。1画素ずつ順に送られてきた信号を各出力に分配するためシフトルスタ及びラッチ部384に入力される。分配後、階調データ386は階調データ線985を介し電流出力段23に入力され、階調に応じた電流を104から出力する。一方、プリチャージ判定信号383はプリチャージ判定線984に出力される。プリチャージ電圧選択及び印加判定部982では図100に示すようにプリチャージ判定線984及びプリチャージパルス451によりデコード部1001及び選択部1004を制御し、階調電流104を出力するか、プリチャージ電圧983のいずれか1つを出力するか判定する。ここでは4つの入力のうちから1つの信号を選ぶことから、プリチャージ判定線984は2ビ



ット幅が必要である。一般にプリチャージ判定線984のビット数をN(N:自然数)と すると、 2^N の値が(プリチャージ電圧数+1)以上となるようなビット数が必要となる

[0321]

プリチャージパルス451は図47の473に示すように、1水平走査期間内で電圧出 力期間を決めるための信号である。従って、プリチャージ判定線984によりいずれかの プリチャージ電圧983を出力する際でもプリチャージパルス451入力期間のみ電圧が 出力される。

[0322]

図101にプリチャージパルス451及びプリチャージ判定線984と出力1005の 関係を示す。これによりプリチャージ判定線984に入力する信号をコントローラから制 御することにより、映像信号に対応したプリチャージ電圧を出力する期間を設けることが 可能となる。

[0323]

プリチャージ電圧は、プリチャージ電圧発生部981により生成される。内部回路の構 成例を図99に示す。各電圧は抵抗分割により生成される。(983出力には一般的には オペアンプが接続される)Vp1は抵抗素子992a及び992bにより決められる。一 方Vp3は発光色により必要な電流値が異なることから色ごとに電圧が変化できる構成と した。抵抗素子997及び電圧選択部994を用いて、Vs1からVs4のいずれかの電 圧が選択できるようにしている。これは図6のような画素回路を持つ表示装置において、 ソース信号線電流 (= E L 素子 6 3 に流れる電流) とソース信号線 6 0 の電圧の関係は、 図102の駆動トランジスタ62の電流-電圧特性上に一致するため、緑と青でEL素子 の発光効率が異なることによる1階調あたりの電流ずれは、ソース信号線電圧のずれとし てあらわれる。プリチャージ電圧を必要とする0から2階調で考えると、青は緑に比べ発 光効率が低いことからたくさんの電流が必要となり、同じ2階調目でも青は1021の点 、緑は1022の点となる。これにより電圧値も異なる。電圧設定線986により電圧選 択部994を制御し、例えば994cはVs4 (995c)を選択し、994bはVs1 (995a)を選択することで、図102のような色によってプリチャージ電圧値を変更 させることが可能である。駆動トランジスタ62の特性に合うような997、998の抵 抗値を決めることで所定の電圧を発生させることが可能である。電圧設定線986は外部 から値を設定でき、図95(b)に示すようにコマンド期間でプリチャージ電圧設定95 3を入力し、映像信号・コマンド分離部931により映像信号と分離して電圧設定線98 6を取り出せるようにした。これにより色ごとに異なる電圧設定を行うのに際し、新たに 外部信号線の数を増やさなくても実現できるようにした。図98ではプリチャージ電圧9 83は3本のみ記載されているが、これは単色での例を示したものでマルチカラーの場合 にはプリチャージ電圧983は色ごとに3本、計9本必要となる。プリチャージ電圧選択 及び印加判定部982の電圧入力は3本である。出力毎に表示色はきまっているため、出 力する色に対応した電圧3本を入力すればよいためである。

[0324]

なお8つ以上の電圧値が必要な場合では、図100のデコード部1001と選択部10 04の回路規模が大きくなることから、図89の回路構成の方がよい。

[0325]


図95、図98もしくは図91、図93の構成にするかはパネルサイズ及び画素数から どちらを選択するか決めればよい。

[0326]

これにより、電流及び電圧出力が可能なソースドライバICを少ない信号線数で実現可 能である。

[0327]

電流ドライバICでは特に低階調部で出力電流値が少ないことによるソース信号線浮遊 容量の充放電不足から画素に書き込まれる電流の変化が遅いことが問題である。電流が変



[0328]

例えば白表示時10 n A のソース信号線電流を流し、黒表示時には0 n A のソース信号 線電流とすると、白から黒へのソース信号線電流の変化の様子は図104に示される波形 となり、黒から白へのソース信号線電流の変化は図105に示される波形となった。

[0329]

QCIF+ (176×220画素) のパネルで1フレームを60Hzで走査する場合に は、1水平走査期間はおよそ70μ秒である。初期状態から70μ秒での変化は、白から 黒では図104に示すように目標に対し94%まで変化しているのに対し、黒から白では 図105に示すように目標に対し5%しか変化できていない。

[0330]

10 n A と 0 n A 間での変化にこれほどまでの差がでるのは、ソース信号線電流に対す るソース信号線電圧の値の変化が非線形変化となるためである。ソース信号線電流と電圧 の関係を図106に示す。電流電圧の関係は駆動トランジスタ62の電流電圧特性(10 63)により決まり、ソース信号線の電流に応じて、1063の曲線に対応する電圧がソ ース信号線電圧値となる。電流変化に要する時間の式 Δ $m t = C imes \Delta$ m V / I において、黒か ら白への変化時には I=1 0 n A、白から黒への変化時にはソースドライバの電流は 0 で あるが、駆動トランジスタが10nAの電流を供給しようとするため初期状態では同様に I=10 n A となる。すると Δ t が 70 μ 秒と同じであるときには必然的に Δ V がほぼ等 しくなることがわかる。10 n A の状態から Δ V だけソース電位が上昇する場合と、0 n Aの状態からΔVだけソース電位がさがる場合では、曲線1063の特性から電流変化量 が全く異なる。電位が上昇する方向では1061に示すように10nAから0.6nAま で低下するのに対し、電位がさがる方向では0 n A から0.5 n A までしか変化しない。 その結果として、図104及び図105に示すような電流変化となる。

[0331]

ここでは10nAと0nAの間の変化を例として説明を行ったが、任意の階調の組み合 わせにおいても、同様に高階調から低階調への変化の方が、低階調から高階調への変化よ りも早い。

[0332]

そこで本発明では、変化速度が遅い低階調から高階調への変化を早くするための方法を 考案した。

[0333]

変化を早くするためには、ソース信号線容量を小さくするか、電圧変化量を小さくする か、電流を大きくする必要がある。ソース信号線容量はパネルサイズにより決まるため変 化できない。また電圧変化量を小さくするには駆動トランジスタの電流電圧特性を変更す るしかなく、具体的にはトランジスタのチャネル幅を長くするかチャネル長を短くするし かない。チャネル幅を長くすると、トランジスタサイズが増大し、1 画素分の面積が小さ い小型高精細パネルでは対策できない。一方、チャネル長を短くするとアーリー効果がよ り大きく発生し、書き込み時とEL発光時(図7(a)と図7(b)の期間)で駆動トラ ンジスタ62のドレイン電圧が異なると、アーリー効果によりそれぞれの場合においてド レイン電流値が変化するという問題が発生するため、チャネル長を短くすることができな い。そこで、ソース信号線電流を大きくすることを考えた。

[0334]

図108に、ある1画素に電流Iを書き込むときの本発明によるソースドライバ電流出 力波形を示した。水平走査期間のはじめ10μ秒にわたって所定電流の10倍の電流を流 す期間を設けたことが特徴である。10倍の電流を流すことで例えば図107に示すよう に電流の変化は従来の1072から1071の用に変化するようになり、70μ秒での所



定電流書き込みが可能となった。このようにソース信号線に流す電流を増加させる期間を 1水平走査期間のはじめに設けることで電流値の変化が早くなり所定電流を書けるように なった。

[0335]

電流を所定値の10倍して出力するとなると、所定電流の10倍の値を計算する必要がある上、ソースドライバ側でも10倍の電流が流せるような機能を設ける必要がある。これには演算回路が必要になったり、ソースドライバの電流出力段の電流源を10倍分増加させなければならず回路規模が大きくなるという問題が発生する。また、表示色によって1階調あたりの電流値が異なる場合には階調毎に倍率を変化させるということも必要となってくる。そのため処理が複雑となる。

[0336]

[0337]


また、この電流 I p 1 はソース線容量、画素トランジスタの電流電圧特性により最適値が決まり、E L 素子 6 3 の発光効率には依存しない。そのため各色とも共通の電流値が入ればよく、色ごとに個別調整する必要がなく、小さな回路で構成可能となる。

[0338]

図109に水平走査期間のはじめにIp1を出力する機能を設ける場合におけるソースドライバICの構成を示す。ここで水平走査期間のはじめに出力するIp1の電流をプリチャージ電流と呼ぶこととする。プリチャージ電流を発生するためのプリチャージ基準電流発生部1092及びソース信号線に出力するかどうかを判定するプリチャージ電流出力段1094、プリチャージ電流の期間を設定するパルス発生部1097を設けたことが特徴である。

[0339]

プリチャージ電流を出力するかどうかはプリチャージ判定信号383により決められる。プリチャージ判定信号383は階調データ386に同期して送信されるため、1画素毎にプリチャージ電流を出力する期間を設けるかどうか、複数個のプリチャージ電流を設けた場合には、そのうちのどれを選択するかを設定することが可能である。各出力に分配されるように、階調データ386と共にシフトレジスタ及びラッチ部384により各出力に分配される。階調データは階調データ線985として、各出力に設けられた電流出力段23に入力される。電流出力段23では階調データ線985、基準電流生成部891で作成された基準電流値に応じた電流量を1093に出力する。図110にはマルチカラー対応のドライバの時の基準電流生成部891及び電流出力段23の構成を階調データ線985が3ビットの例で示している。基準電流設定線934により1101の信号線電位が変化し、オペアンプ1103、抵抗1102とトランジスタからなる定電流回路の電流値が変化ける。これにより基準電流設定線934の値に応じて電流が変わることがわかる。階調



[0340]

プリチャージパルス1098のパルス幅はパルス発生部1097により決められる。パ ルス発生部1097では電流プリチャージ期間設定線1096の値及びタイミングパルス 、クロックによりカウンタ回路などを用いて、タイミングパルス出力からプリチャージ期 間設定線1096の値に基づいてプリチャージパルス1098を出力するようにしている

[0341]

プリチャージ電流の値を決めるプリチャージ基準電流発生部1092はプリチャージ電 流設定線1091入力によりプリチャージ電流を変化させる。

[0342]

これら2つの外部設定値(電流プリチャージ期間設定線1096及びプリチャージ電流 設定線1091)は、ソースドライバの入力信号線削減のため映像信号線856に、映像 信号のブランキング期間を利用してブランキング期間中に設定信号を送るようにした。そ のため、映像信号線856から映像信号・コマンド分離部931を介して、電流プリチャ ージ期間設定線1096及びプリチャージ電流設定線1091を取り出すようにしている

[0343]

図111にプリチャージ電流出力段1094及びプリチャージ基準電流発生部1092 の回路構成を示す。 (マルチカラー3色の組が2つの例)

プリチャージ電流出力段1094では、プリチャージ判定線984及びプリチャージパ ルス1098が入力される判定信号デコード部1111によりプリチャージ電流源トラン ジスタ1112から1114もしくは階調電流1093のうちの1つを出力104に接続 するようにすることで、プリチャージ電流を出力するかどうかを選択する。

[0344]

これによりプリチャージパルス1098がハイレベルのときに、プリチャージ判定線9 84の値によって、プリチャージ電流源のうちのどれを出力するか、もしくは、プリチャ ージ電流なしで、階調電流を出力するかを決めることができる。

[0345]

なおプリチャージ電流は1値でもよいが、パネルサイズつまり容量値の違いによって必 要な電流値が異なることから、ICドライバを任意サイズで汎用的に使う際に、大型向け 、小型向けに電流を調整して複数個出せるようにすることで汎用性を高めることが可能で ある。

[0346]

プリチャージパルス1098のパルス幅は、パネルサイズ及び水平走査期間の長さにも よるが、5μ秒以上水平走査期間の50%以下が好ましい。この範囲で所定階調を書き込 めない場合にはプリチャージ電流を増加させることで対応する。プリチャージ電流を挿入 する期間を設ける階調データ386の値は階調データ386により電流出力段23から出 力される電流がプリチャージ電流未満の場合に印加するようにプリチャージ判定信号38 3を制御すればよい。プリチャージ判定信号383は入力信号線数の削減及び電磁波対策 のため図95に示すような形式で小振幅差動入力しても良い。

[0347]



このようにすることで、1行前のデータに比べて、次の行のデータが高階調となる場合 にでもプリチャージ電流を入力することで所望の電流が書き込めるようになった。

[0348]

高階調から低階調に変化するときには図104に示すようにほぼ目標の電流値を書き込めるため、このままでも構わないが、階調0(黒)に関してはきっちりと黒を表示できるようにした方が、コントラストの向上、自発光素子の特徴である黒が表示できるという利点を強調することが可能である。

[0349]

そのため、0以外の階調から0階調に変化する際には、水平走査期間のはじめに電圧により黒を表示する電圧を印加するようにすることで、きちっとした黒を実現するようにした。ソース信号線に黒電流に対応する電圧を印加した場合、印加電圧によっては、駆動トランジスタ62の電流電圧特性のばらつきにより画素によって、黒が浮く(微発光する)現象が観測される。これを防ぐために、印加電圧は、電流電圧特性のばらつきを考慮し、最もよく電流が流れる駆動トランジスタ62でも電流が流れない電圧(プリチャージ電圧)を印加するようにすることで、駆動トランジスタのばらつきによる輝度ばらつきを防止できる。

[0350]

プリチャージ電流もしくはプリチャージ電圧を水平走査期間内に印加できるようにした ソースドライバの構成を図112に示す。プリチャージ電圧が供給できるように、プリチャージ電圧発生部981、電圧プリチャージを行う期間を指定する電圧プリチャージパルス451が入ることが特徴である。

[0351]


電圧でプリチャージを行う場合には、電圧印加期間が 0.8μ 秋以上 3μ 秋以下で十分にソース信号線をプリチャージすることが可能である。そのため電流プリチャージに比べ短い期間のみの印加となるため、電流プリチャージパルス 1098 とは別の信号線電圧プリチャージパルス 451 を入力している。電流プリチャージと期間を共有してもよいが、この場合、階調に応じた電流を流す期間が短くなるため、電流による駆動トランジスタのばらつき補正が十分行われず黒表示の電圧値が変化した場合に輝度ムラが発生する可能性がある。そのため、電圧印加期間は極力短くし、階調電流出力の期間を長くするようにしている(個々のパネルではプリチャージ電圧を駆動トランジスタ 62 のばらつきに応じて調整することが可能であるが、実際にはパネル間、ロット間で駆動トランジスタ 62 の特性が大きくずれる可能性がある。これに対し、プリチャージ電圧を調整すれば、共用するとも可能であるが、調整工程が必要となるため実用的ではない。この調整機能を電流により行わせるため、階調電流出力期間が長いことから共用としても十分に補正可能であるが、サップサイズ優先で 200 プリチャージパルスを共用する。)。

[0352]

1098及び451の2つのプリチャージパルスは開始位置が同じ(水平走査期間のはじめ)でパルス幅が異なるのみであるため、ソースドライバクロック871及びタイミングパルス849から作成されるカウンタにより作成することが可能である。パルス幅はそれぞれ電流プリチャージ期間設定線1096、電圧プリチャージ期間設定線933により定められる。図109の構成と同様にソースドライバの入出力信号線数の削減のため、映像信号線856のブランキング期間を利用して送信される。2つのパルスは1水平走査期間で1回の出力であることから、設定の書き換えは最もよく書き換えても1水平走査期間で1回であるためこのようにプランキング期間に設定する信号を挿入すればよい。

[0353]

印加するプリチャージ電圧値であるが、プリチャージ電圧発生部981により発生する。プリチャージ電流電圧出力段112へ出力する電圧が各色複数個ある場合には図99と同様な構成を用いればよいが、階調0に対応する電圧各色1値のみである場合には、3つの電圧をそれぞれ電子ボリュームとオペアンプで構成し、電子ボリュームにより電圧値を



[0354]

プリチャージ電圧、プリチャージ電流、階調電流のいずれを出力するかをプリチャージ電流電圧出力段1121で選択する。図113にプリチャージ電流電圧出力段1121の回路構成を示す。この例では電流プリチャージ電流源が1112及び1113の2つ、プリチャージ電圧線983が1つの合計3つと、階調電流1093との選択を行うことから、プリチャージ判定線984は2ビットとなっている。判定線984及びプリチャージバルス1098及び451から判定信号デコード部1131により、4つのうちのどれを出力するかをデコードする。切り替え部1132、1133、1134、1135の状態と入力信号の関係を図114に示す。プリチャージ判定線984によりプリチャージを行うか、行う場合には電圧プリチャージパルスの期間のみプリチャージを行い、そのほかの期間では電流を出力するように設計する。これにより、電流もしくは電圧プリチャージ機能を有するソースドライバICを実現した。なお図112から図114では、電圧プリチャージの電圧数が各色1種類、電流プリチャージの電流数が各色2種類で説明を行ったが、任意の種類でも実現可能である。

[0355]

プリチャージ判定線の元となるプリチャージフラグ生成のフローチャートを図115に示す。

[0356]

ここでプリチャージを行う条件を考える。電圧プリチャージは階調0となるときにのみ 行う。更に1行前も階調0であるときには、信号線がこの2水平走査期間では変化しない ため、電圧プリチャージを行う必要がないため、プリチャージをしないようにする。次に 電流プリチャージであるが、ある一定階調以上である場合には、1行前のデータがどうい うデータであろうと階調電流により十分に書き込むことが可能となるため、電流プリチャ ージは不要である。一般的には電流プリチャージ用電流源の電流値Ipよりも大きな階調 電流を出力する階調では電流プリチャージは不要である。図115の例では、3.5型Q VGAパネルにおけるフローチャートを記載している。この場合には32階調以上では、 所定階調に変化できるため電流プリチャージは不要である。電流プリチャージが必要とな るのは1から31階調表示行で、かつ1行前のデータが表示階調よりも大きい場合に電流 プリチャージを行う。1行前データよりも当該行データのほうが小さい場合もしくは同一 階調の場合には電流プリチャージは不要である。なお1行前データが階調0の場合、プリ チャージ電圧が印加されていることが多く、電圧による輝度ばらつきを防ぐため、所定階 調より高い電圧が印加される。そのためソース信号線の電位変化量がおおくなり、所定階 調が書き込みにくくなる。そこで1行前データが0のときには、電流プリチャージの電流 値が I p よりも大きな I p 0 を用意し、階調 0 の後にはこの電流を出力するようにすると いうことも可能である。

[0357]

このようなプリチャージを実現するため図115に示すように、まず1151に示すフローで映像信号データを調べ、プリチャージが不要な階調32以上と、電圧プリチャージとなる階調0、その他の階調に分岐させる。階調32以上ではプリチャージ不要となるため1157の判定により、プリチャージフラグ値を0とする(図114の判定信号デコード部1131真理値表を用いた場合)。

[0358]

階調0の場合には、1152のフローにより1行前のデータを参照する。階調0のときには不要であるため階調0とそれ以外に分け、階調0では1157のプリチャージなしとなり、フラグは0とし、階調0以外では電圧プリチャージするという1154の判定となり、プリチャージフラグは1とする。



残る階調1以上31以下では、1行前の映像信号データの方が大きい場合には、プリチ ャージ不要のため1157のプリチャージなしとなりフラグは0となる。階調0のときは Ip0の電流をプリチャージ電流として必要とするため1155の電流プリチャージ(電 流源1113)となる。よってフラグ値は3となる。それ以外の場合には通常の電流プリ チャージ (電流値 I p) を用いるため1156の電流プリチャージ (電流源1112) と なりプリチャージフラグは2を出力する(ここで電流源1112はIpの電流源、電流源 1113は Ip Oの電流源と仮定する)。

[0360]

なおパネルによってはIpの値が大きくなり、それに伴いプリチャージが必要な階調数 が増加することがある。この時に備え、1151の分岐命令は条件分岐の条件を外部コマ ンドなどにより変更できるようにしてもよい。また、プリチャージ電流源及び電圧源数が 増えたときなどは同様に適宜フローチャートを作成し、回路実現することが可能である。

[0361]

このフローチャートを実現するプリチャージフラグ生成部1162は、通常コントロー ラ854内部にて、図116に示すように、映像信号1161及び1行前のデータを蓄積 するラインメモリ1164の出力を入力とし、映像信号1161と同期して小振幅差動信 号変換部1163に入力される。ここで、信号線数の削減及び電磁波ノイズ対策のため小 振幅差動信号に変換され、更にブランキング期間にソースドライバの制御信号を挿入し、 映像信号線856及びクロック858をソースドライバに対し出力する。なお、コントロ ーラとソースドライバが1つのICで構成される場合には小振幅差動信号変換部1163 は不要でそのまま、この信号をシフトレジスタ及びラッチ部384に入力すればよい。

[0362]

また図109及び図112において、ゲートドライバ制御線941が出力されているが この信号は、コントローラ出力信号線数削減のため用いられたものであり、コントローラ の出力信号線数に制約がない場合には不要である。

[0363]

なお本発明では表示素子として、有機発光素子で説明を行ったが、無機エレクトロルミ ネッセンス素子、発光ダイオードなど電流と輝度が比例関係となる表示素子ならどのよう な素子を用いても実施可能である。

【産業上の利用可能性】

[0364]


本発明にかかる電流出力型半導体回路は、入力信号線数を減らし、有機電界発光素子な ど、電流量により階調表示を行う表示装置に用いる電流出力を行う電流出力型半導体回路 等として有用である。

【図面の簡単な説明】

[0365]

- 【図1】本発明における電流出力型半導体回路の入力信号波形を示した図
- 【図2】 1ドット分の映像信号ごとにプリチャージを行うかどうか外部から選択でき るようにしたときのドライバICのブロック図
- 【図3】複数のソースドライバICを用いた表示パネルを示した図
- 【図4】有機発光素子の構造を示した図
- 【図5】有機発光素子の電流-電圧-輝度特性を示した図
- 【図6】カレントコピア構成の画素回路を用いたアクティブマトリクス型表示装置の 回路を示した図
- 【図7】カレントコピア回路の動作を示した図
- 【図8】 定電流源回路の例を示した図
- 【図9】基準電流源の各素子の配置構成を示した図
- 【図10】電流出力型ドライバの各出力へ電流を出力するための回路を示した図
- 【図11】図10の階調表示用電流源103のトランジスタサイズと出力電流ばらつ

出証特2004-3123021



【図12】カレントコピア構成の画素回路において、画素にソース信号線電流が流れるときの等価回路を示した図

【図13】1出力端子における電流出力とプリチャージ電圧印加部及び切り替えスイッチの関係を示した図

【図14】発光色による輝度対電流特性の違いを示した図

【図15】1水平走査期間内でのプリチャージ電圧を行う期間と階調データに基づく 電流を出力する期間の関係を示した図

【図16】表示色ごとに異なるプリチャージ電圧を出力することができる回路ブロックを示した図

【図17】階調データとプリチャージ判定信号の関係を示した図

【図18】入力シリアル電流を各信号に分配する回路を示した図

【図19】基準電流を各出力に分配する実施の形態における、複数のドライバICの接続関係を示した図

【図20】 n型トランジスタを用いた場合のカレントコピアを用いた画素回路を示した図

【図21】本発明の実施の形態を用いた表示装置として、テレビに適用した場合を示した図

【図22】本発明の実施の形態を用いた表示装置として、デジタルカメラに適用した 場合を示した図

【図23】本発明の実施の形態を用いた表示装置として、携帯情報端末に適用した場合を示した図

【図24】本発明の実施の形態を用いた半導体回路の電流出力部の概念を示した図

【図25】図24の構成において、電流源をトランジスタで構成した場合を示した図

【図27】8ビットデータのうち下位1ビットをあるサイズのトランジスタ構成で出力し、残りの上位7ビット分を下位1ビットのトランジスタに比べてドレイン電流量の多くなるトランジスタを用意し、トランジスタの個数により階調表示を行う電流出力段を示した図

【図28】低階調表示部に黒階調に対応する電圧を印加した場合の表示を示した図

【図29】フレーム毎にプリチャージ電圧を印加するかどうか選択できるようにした ときの出力段及び出力段に必要な信号の構成を示した図

【図30】3フレームに1回プリチャージを行う場合のプリチャージを印加する画素のパターンを示した図

【図31】2フレームに1回プリチャージを行う場合のプリチャージを印加する画素のパターンを示した図

【図32】入力階調とプリチャージを行うフレームの割合の関係の一例を示した図

【図33】図29の構成からプリチャージ用電源を複数個用意した場合の回路を示した図

【図34】図33の構成において2つのプリチャージ電圧とフレーム毎に出力電圧を 変更できる

【図35】図33のプリチャージ用電源電圧印加に対するソース信号線電流の関係 (画素トランジスタの電流電圧特性)を示した図

【図36】複数のプリチャージ電圧とフレーム毎に出力電圧を変更できる出力段の構成を示した図

【図37】図36の複数のプリチャージ電圧の階調に対する印加パターンを示した図

【図38】階調に応じた電流出力と階調に応じた電圧出力のいずれかを選択して出力可能な構成とした出力信号線の例を示した図

【図39】点灯率の低い画面でプリチャージを行わない場合と行った場合の表示を示



【図40】点灯率の高い画面でプリチャージを行わない場合と行った場合の表示を示

【図41】本発明におけるプリチャージ電圧を出力するかどうかを判定するフローチ ャートを示した図

【図42】本発明のプリチャージ印加方式を実現するためのプリチャージ判定信号生 成部を示した図

【図43】フレーム毎にプリチャージをするかどうかを判定するためのFRCレジス タの動作を示した図

【図44】カレントミラー形式の画素構成を用いた表示装置を示した図

【図45】階調に応じた電流、階調に応じた電圧を1水平期間内でいずれか1つを選 択し出力するか、時間的に順に出力するようにできるようにした場合の出力段の構成 を示した図

【図46】図45のプリチャージ電圧印加判定部の回路例を示した図

【図47】図45の構成の出力段において一水平走査期間内で、電流のみ出力する場 合、電圧のみ出力する場合、電圧出力後電流を出力する場合のプリチャージ判定信号 及びプリチャージパルスの関係を示した図

【図48】図6もしくは図44におけるEL電源線の配線を示した図

【図49】3フレームに2回プリチャージを行う場合の各フレームでのプリチャージ を行う画素のパターンを示した図

【図50】階調とプリチャージを行うフレームの割合の関係を示した図

【図51】点灯率設定信号、FRCプリチャージ設定信号による3つの異なる点灯率 での階調に対するプリチャージするフレームの割合の違いを示した図

【図52】上位3ビットの電流出力に対応するトランジスタ群のトランジスタサイズ を半分にしたときの階調と出力電流ばらつきの関係を示した図

【図53】電流出力部におけるトランジスタ群の並びを示した図

【図54】各トランジスタ群を構成するトランジスタのチャネルサイズとばらつきの 関係を示した図

【図55】上位3ビットの電流出力に対応するトランジスタ群のトランジスタサイズ をそれぞれ異ならせたときの階調と出力電流ばらつきの関係を示した図

【図56】8ビット映像入力に対し、下位2ビットと上位6ビット間の電流の大小関 係をトランジスタチャネル幅により調整し、各ビット内ではトランジスタの個数によ り電流を変化させた出力段の構成において、中間調で階調反転が起こった場合の階調 対出力電流特性を示した図

【図57】8ビット映像入力に対し、下位2ビットと上位6ビット間の電流の大小関 係をトランジスタチャネル幅により調整し、各ビット内ではトランジスタの個数によ り電流を変化させた出力段の構成において、最上位ビットに対応する電流源にさらに 電流源を追加できる構成を示した図

【図58】階調127と階調128の電流差を示した図

【図59】階調128の電流がばらつきにより減少したときの階調127電流との関 係を示した図

【図60】階調反転がなくなったときの階調―電流特性を示した図

【図61】嵩上げ信号線を用いたときの最上位ビット電流源電流嵩上げ機能付きの電 流出力段を示した図

【図62】図61の電流出力段を用いたときのドライバICの機能プロック図

【図63】下位2ビット出力電流が20%増加したときの階調127電流と、嵩上げ 後の階調128電流の関係を示した図

【図64】嵩上げ信号線を用いたときの最上位ビット電流源電流嵩上げ機能付きの電 流出力段を示した図

【図65】いくつかの階調間での輝度差と出力ばらつきから階調反転がおこるかどう



- 【図66】階調3と4での電流値及びばらつきの関係を示した図
- 【図67】階調131と132での電流値及びばらつきの関係を示した図
- 【図 6 8】嵩上げ信号線及びレーザー加工による嵩上げ機能を用いたときの最上位ビット電流源電流嵩上げ機能付きの電流出力段を示した図
- 【図69】出力毎に嵩上げを行うかどうかを嵩上げ信号により制御できるドライバI Cの構成を示した図
- 【図70】カレントコピア回路を出力段に用いる場合におけるドライバICのブロッ ク図を示した図
- 【図71】デジタルーアナログ変換部を実現する回路例を示した図
- 【図72】複数のドライバICを接続したときの階調基準電流信号の配線を示した図
- 【図73】電流保持手段の回路を示した図
- 【図74】節点742及び駆動トランジスタ731のドレイン電流がゲート信号線741により変化することを示した図
- 【図75】駆動トランジスタのドレイン電流ーゲート電圧特性を示した図
- 【図76】移動度が異なるトランジスタが各出力の駆動トランジスタに用いられる場合において「突き抜け」によるドレイン電流の違いを示した図
- 【図77】カレントコピア回路において「突き抜け」を減らすためにトランジスタを 1つ挿入した場合の電流保持手段を示した図
- 【図78】階調基準電流生成部の回路を示した図
- 【図79】図77において2つのゲート信号線の波形を示した図
- 【図80】階調基準電流生成部の回路を示した図
- 【図81】基準電流生成部を示した図
- 【図82】イネーブル信号を含んだデジタルアナログ変換部の回路を示した図
- 【図83】1水平走査期間におけるタイミングパルス、チップイネーブル信号、セレクト信号と階調電流信号の関係を示した図
- 【図84】W/Lの異なるトランジスタの電流-電圧特性を示した図
- 【図85】映像信号とプリチャージフラグを低振幅高速転送し、電子ボリューム設定及びプリチャージ期間設定用の1ビットコマンド線付きとなるソースドライバを用いた場合の表示パネルの構成例を示した図
- 【図86】プリチャージフラグと映像信号線を同一信号線により高速伝送を行う場合 の伝送パターン例を示した図
- 【図87】コマンド線のタイミングチャートを示した図
- 【図88】階調に応じたプリチャージ電圧を生成するプリチャージ電圧変換部の回路 構成を示した図
 - 【図89】図85に用いられるソースドライバの内部ブロック図
- 【図90】階調データに対応した電流電圧出力の関係及び、階調データに同期して送 られるプリチャージ判定信号の転送例を示した図
- 【図91】映像信号線と同一信号線に基準電流設定及びプリチャージ印加期間設定信号を入力する場合におけるそれぞれの転送パターン例を示した図
- 【図92】1水平走査期間内でデータを転送する期間とブランキング期間の関係を示した図
- 【図93】映像信号線と基準電流及びプリチャージ期間設定信号線を共用した場合に おけるソースドライバの内部構成を示した図
- 【図94】ゲートドライバ制御線出力を持ったソースドライバを用いたときのドライバIC間の配線を示した図
 - 【図95】本発明の実施の形態におけるデータ転送方法を示した図
 - 【図96】1水平走査期間内におけるデータの転送例を示した図
- 【図97】ソースドライバ内部で映像信号線から、階調データ、プリチャージ反転信号、ゲートドライバ制御線を分離したのちの各信号線波形を示した図



【図98】ゲートドライバ制御線出力機能を有したソースドライバの内部構成を示した図

【図99】図98のプリチャージ電圧発生部を示した図

【図100】図98のプリチャージ電圧選択及び印加判定部を示した図

【図101】図100におけるデコード部1001の入出力関係を示した図

【図102】図6の画素回路を用いたときのソース信号線電流とソース信号線電圧の 関係を示した図

【図103】階調に応じた電流源の他に電流プリチャージ線により電流を供給するための電流源を電流出力段に設けた図

【図104】ソース信号線電流が10nAから0nAに変化するときの変化の様子を示した図

【図105】ソース信号線電流が0nAから10nAに変化するときの変化の様子を示した図

【図106】図104及び図105での変化をソース信号線の電流電圧特性上で示した図

【図107】電流プリチャージを行ったときのソース信号線電流の変化の様子を示し た図

【図108】水平走査期間のはじめに所定電流の10倍の電流を出力するときのソースドライバ出力の時間変化を示した図

【図109】図108のような電流出力を実現するためのソースドライバの構成を示した図

【図110】マルチカラー出力に対応したソースドライバの基準電流生成部と電流出力段の構成を示した図

【図111】マルチカラー出力に対応したソースドライバのプリチャージ電流出力構成 (プリチャージ基準電流発生部、プリチャージ電流出力段)を示した図

【図112】 プリチャージ電流及びプリチャージ電圧をソース信号線に出力可能としたソースドライバの構成を示した図

【図113】図112のプリチャージ電流電圧出力段の内部構成を示した図

【図114】図113の判定信号デコード部1131の入力とスイッチ1132から 1135の状態の関係を示した図


【図115】ソースドライバに入力されるプリチャージフラグ862を出力するフローチャートを示した図

【図116】プリチャージフラグ生成部及びソースドライバへの送信部を示した図 【符号の説明】

[0366]


- 11 映像データ
- 12 データ線
- 13 アドレス
- 14 振り分け後データ
- 15 クロック
- 16 スタートパルス

【書類名】図面 【図1】






【図2】







【図3】




31:コントロールIC 32:フレキシブル基板 33:表示パネル 34:表示領域 35:ゲートドライバ 36:電流出力型ソースドライ/









【図5】









【図6】













【図8】






【図9】









102:分配用ミラートランジス、103:暗調表示用電流源 104:電流出力 54:階調データ 106:デジタルアナログ変換ぎ 107:共通ゲート線

【図11】






【図12】






【図13】






【図14】











【図16】






【図17】






【図18】






[図19]






【図20】











【図22】



221 本体 222 撮影部 223 シャッタスイッチ 224 ファインダー 225 表示パネル






231 アンテナ 232 キー 233 筐体 234 表示パネル



【図24】 41×32 241g 41×16 曾 241f 41×8 SI SI 241e 4|×4 雪 41×2 <u>Ela</u> 4|×1 241c 1×2 108a DI11 **241a** <u>×</u>




【図25】






【図26】











【図28】













【図30】





【図31】




[図32]

帽調	プリチャージ印加パターン
0	毎フレーム印加
-	3フレーム中2フレームで印加
2	2フレーム中1フレームで印加
3以上	印加なし











		119(110)(110)(110)(110)(110)(110)
四部	第(2N)のフレーム	形(ZNナー)のノア・ユ
0	V1を出力後階調に応じた電流出力	V1を出力後階調に応じた電流出力
,	V1を出力後階調に応じた電流出力	V3を出力後階調に応じた電流出力
2	V3を出力後階調に応じた電流出力	V3を出力後階調に応じた電流出力
3~128	階調に応じた電流出力	階調に応じた電流出力
129~255	(嵩上げ電流)+(階調に応じた電流出力) その後階調に応じた電流出力)	(嵩上げ電流)+(階調に応じた電流出力) その後階調に応じた電流出力
	力	

71> \3248












西山谷	知(2N)のフレーム	第(2N+1)のフレーム 印加電圧の半均値	印加電圧の平均値
PE SIA			
0 1 0 3	<u> </u>	V 1	5. 20V
0,1,5,0			/\07
7 8 7	<	V2	5. 150
4,0,0,1			
0 0	^^	/2	5. 100
0, 9, 10, 11			
ער פר פר	<u> </u>	<u> \ </u>	5.05V
12, 10, 14, 10	2		
7 70 70	6/	V3	5.00V
10, 17, 10, 19	3>		
00 01 00 03	×23		4. 90V
20, 21, 22, 20			1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
24 E	電圧印加なし	電圧印加なし	電圧印加なし
トグナン			


V1:5. 2[V] V2:5. 1[V] V3:4. 9[V] の場合




【図38】


























【図42】







【図43】







【図44】

























【図49】






電電	プリチャージ印加パターン
0~2	毎フレーム印加
က	3フレーム中2フレームで印加
4	2フレーム中1フレームで印加
5以上	印加なし

















【図54】


_				· ·			7				
4+ 34)特性	出力電流 ばらつき [%]	3. 1	2. 3	1.6	1. 1	0.8	9.0	0. 4	0.3	
7 日 1 1 3 7	トランジスタ群の特性	チャネル チャネル幅[μm] 長[μm]	50								
	が、	チャネル 幅[μm] 掛	7. 20						6. 0		(Q)
	トランジスタ	井	531a	531b	531c	531d	531e	532a	532b	532c	
_								1			l
	本件	出力電流 ばらつき [%]	3. 1	2.3	1.6	1.1	0.8	0.8	0.6	0.5	
	トランジスタ群の特性	チャネル チャネル 幅[μm] 長[μm]	50					36			
	込	チャネル 幅[μm]	1. 5					4. 2			<u>(a</u>
	トレンジスタ	推	531a	531b	531c	531d	531e	532a	532b	532c	








【図56】




【図57】






【図58】







【図59】


















【図63】











開開開	輝度差	ばらつき	階調反転
1~2	100%	3.3%	しない
3~4	33%	2.9%	しない
7~8	14.3%	2.3%	しない
15~16	6.7%	1.7%	しない
31~32	3.2%	1.4%	しない
63~64	1.59%	1.1%	しない
127~128	0.79%	%68'0	起こりうる
191~192	0.52%	0.37%	しない





階調3 階調4


【図67】



131階調 132階調




【図68】






【図69】







【図70】





















【図74】







【図75】














【図78】




































【図85】
















[図88]






















【図92】


















【図96】






【図97】












【図99】












【図101】


プリチャージパルス	プリチャージ判定線	出力
(451)	(984)	(1005)
0	0	階調電流(104)
-	0	階調電流(104)
0	-	階調電流(104)
-	1	Vp1
0	2	階調電流(104)
	2	Vp2
0	8	階調電流(104)
1	8	Vp3


























【図107】

























【図112】





【図113】







36	984	451	1098	1132	1133	1134	1135	状態
上位ビット	下位ピット							
C	c	×	×	OFF	OFF	ON	OFF	電流、電圧ともブリチャーンなし
		0	×	OFF	OFF	NO	OFF	電下プーチャージ
0	_	-	×	OFF	OFF	OFF	NO	サンバン・
		×	0	OFF	OFF	NO	OFF	電ボイニチャージ(電流海1112)
<u>-</u>	0_	< ×	,	NO O	OFF	OFF	OFF	目が、フィイン・ちがら
		< ×	. 0	OFF	OFF	NO O	OFF	電光上二十十二ジ(電流筒1113)
-	-	×	-	OFF	NO	OFF	OFF	电流ノントトートにもののです。


XはDon't care のことを示す



【図115】









【書類名】要約書 【要約】

【課題】 電流出力型の半導体回路において出力電流が小さい場合ではソース信号線の 浮遊容量の電荷の充放電が十分に行えず、水平走査期間内で電流が所定階調まで変化でき ない。また変化の速度は低階調になるにつれゆっくりとなる。

【解決手段】階調0の時は電流が0であるため0階調となる電圧を出力することで、信号線856の電荷が $2\sim3$ μ 秒で充放電され0階調が表示可能となった。一方1行前の表示に比べ当該行の方が高階調となる場合には水平走査期間の開始から $10\sim40$ %の範囲で所定電流値よりも大きな電流を出力する期間を設けたことで変化がはやくなり所定階調が表示できるような電流出力型半導体回路を実現した。

【選択図】 図109

特願2003-403547

出願人履歴情報

識別番号

[302020207]

1. 変更年月日

2002年 4月 5日

[変更理由]

新規登録

发更理田」 住 所

東京都港区港南4-1-8

氏 名

東芝松下ディスプレイテクノロジー株式会社

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP04/017735

International filing date: 29 November 2004 (29.11.2004)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2003-403547

Filing date: 02 December 2003 (02.12.2003)

Date of receipt at the International Bureau: 04 February 2005 (04.02.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.